tlc1542c, tlc1542i, tlc1542m, tlc1542q, tlc1543c, tlc1543i, tlc1543q
10-位 相似物-至-数字的 转换器 和
串行 控制 和 11 相似物 输入
slas052e – march 1992 – october 1998
3
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能
终端
i/o 描述
名字 非.
i/o 描述
地址 17 I 串行 地址 输入. 一个 4-位 串行 地址 选择 这 desired 相似物 输入 或者 测试 电压 那 是 至
是 转变 next. 这 地址 数据 是 提交 和 这 msb 第一 和 shifts 在 在 这 第一 四 rising
edges 的 i/o 时钟. 之后 这 四 地址 位 有 被 读 在 这 地址 寄存器, 这个 输入
是 ignored 为 这 remainder 的 这 电流 转换 时期.
A0 – A10 1 – 9, 11, 12 I 相似物 信号 输入. 这 11 相似物 输入 是 应用 至 这些 terminals 和 是 内部 多路复用.
这 驱动 源 阻抗 应当 是 较少 比 或者 equal 至 1 k
Ω
.
CS 15 I 碎片 选择. 一个 高-至-低 转变 在 这个 输入 resets 这 内部的 counters 和 控制 和 使能
数据 输出, 地址, 和 i/o 时钟 在里面 一个 最大 的 一个 建制 时间 加 二 下落 edges 的
这 内部的 系统 时钟. 一个 低-至-高 转变 使不能运转 地址 和 i/o 时钟 在里面 一个 建制
时间 加 二 下落 edges 的 这 内部的 系统 时钟.
数据 输出 16 O 这 3-状态 串行 输出 为 这 一个/d 转换 结果. 这个 输出 是 在 这 高-阻抗 状态 当
CS
是 高 和 起作用的 当 cs是 低. 和 一个 有效的 碎片 选择, 数据 输出 是 移除 从 这
高-阻抗 状态 和 是 驱动 至 这 逻辑 水平的 相应的 至 这 msb 值 的 这 previous
转换 结果. 这 next 下落 边缘 的 i/o 时钟 驱动 这个 输出 至 这 逻辑 水平的 相应的
至 这 next 大多数 重大的 位, 和 这 remaining 位 变换 输出 在 顺序 和 这 lsb appearing 在 这
ninth 下落 边缘 的 i/o 时钟. 在 这 tenth 下落 边缘 的 i/o 时钟, 数据 输出 是 驱动 至 一个 低
逻辑 水平的 所以 那 串行 接口 数据 transfers 的 更多 比 ten clocks 生产 zeroes 作 这 unused
lsbs.
EOC 19 O 终止 的 转换. 这个 输出 变得 从 一个 高 至 一个 低 逻辑 水平的 在 这 trailing 边缘 的 这 tenth i/o
时钟 和 仍然是 低 直到 这 转换 是 完全 和 数据 是 准备好 为 转移.
地 10 I 这 地面 返回 终端 为 这 内部的 电路系统. 除非 否则 指出, 所有 电压 度量
是 和 遵守 至 这个 终端.
i/o 时钟 18 I 输入/输出 时钟. 这个 终端 receives 这 串行 i/o 时钟 输入 和 执行 这 下列的 四
功能:
1) 它 clocks 这 四 输入 地址 位 在 这 地址 寄存器 在 这 第一 四 rising edges 的 这 i/o
时钟 和 这 multiplex 地址 有 之后 这 fourth rising 边缘.
2) 在 这 fourth 下落 边缘 的 i/o 时钟, 这 相似物 输入 电压 在 这 选择 multiplex 输入
begins charging 这 电容 排列 和 持续 至 做 所以 直到 这 tenth 下落 边缘 的
i/o 时钟.
3) 它 shifts 这 nine remaining 位 的 这 previous 转换 数据 输出 在 数据 输出.
4) 它 transfers 控制 的 这 转换 至 这 内部的 状态 控制 在 这 下落 边缘 的 这 tenth
时钟.
REF + 14 I 这 upper 涉及 电压 值 (nominally v
CC
) 是 应用 至 这个 终端. 这 最大 输入
电压 范围 是 决定 用 这 区别 在 这 电压 应用 至 这个 终端 和 这
电压 应用 至 这 ref – 终端.
REF – 13 I 这 更小的 涉及 电压 值 (nominally 地面) 是 应用 至 这个 终端.
V
CC
20 I 积极的 供应 电压
详细地 描述
和 碎片 选择 (cs) inactive (高), 这 地址 和 i/o 时钟 输入 是 initially 无能 和 数据 输出
是 在 这 高-阻抗 状态. 当 这 串行 接口 takes cs
起作用的 (低), 这 转换 sequence begins
和 这 enabling 的 i/o 时钟 和 地址 和 这 除去 的 数据 输出 从 这 高-阻抗 状态.
这 串行 接口 然后 提供 这 4-位 频道 地址 至 地址 和 这 i/o 时钟 sequence 至 i/o
时钟. 在 这个 转移, 这 串行 接口 也 receives 这 previous 转换 结果 从 数据 输出.
i/o 时钟 receives 一个 输入 sequence 那 是 在 10 和 16 clocks 长 从 这 host 串行 接口.
这 第一 四 i/o clocks 加载 这 地址 寄存器 和 这 4-位 地址 在 地址, selecting 这 desired
相似物 频道, 和 这 next 六 clocks 供应 这 控制 定时 为 抽样 这 相似物 输入.
: 点此下载
