tlc32044c, tlc32044e, tlc32044i, tlc32044m, tlc32045c, tlc32045i
voice-带宽 相似物 接口 电路
slas017f – march 1988 – 修订 将 1995
4
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能 (持续)
终端
i/o
描述
名字 非.
i/o
描述
EODX
11 O 终止 的 数据 transmit. (看 这 文字/字节描述 和 串行 端口 定时 图解.) 在 这
文字-模式 定时, eodx
是 一个 低-going 脉冲波 那 occurs 立即 之后 这 16 位 的 d/一个 转换器
和 控制 或者 寄存器 信息 有 被 transmitted 从 这 tms320 (smj320) 串行 端口 至 这 aic.
EODX
能 是 使用 至 中断 一个 微处理器 在之上 这 completion 的 串行 communications. 也,
EODX
能 是 使用 至 strobe 和 使能 外部 串行-至-并行的 变换 寄存器, latches, 或者 一个 外部
先进先出 内存, 和 至 facilitate 并行的 数据-总线 communications 在 这 aic 和 这 串行-至-并行的
变换 寄存器. 在 这 字节-模式 定时, eodx
变得 低 之后 这 第一 字节 有 被 transmitted 从
这 tms320 (smj320) 串行 端口 至 这 aic 和 是 保持 低 直到 这 第二 字节 有 被 transmitted. 这
dsp 能 使用 这个 低-going 信号 至 differentiate 在 这 二 字节 作 至 这个 是 第一 和 这个 是
第二.
FSR
4 O 框架 同步 receive. 在 这 串行 传递 模式, 这个 是 描述 在 这 文字/字节描述,
FSR
是 使保持 低 在 位 传递. 当 fsr 变得 低, 这 tms320 (smj320) 串行 端口 begins
接到 位 从 这 aic 通过 dr 的 这 aic. 这 大多数 重大的 dr 位 是 呈现 在 dr 在之前 fsr
变得
低. (看 串行 端口 定时 和 内部的 定时 配置 图解.) fsr
做 不 出现 之后
secondary communications.
FSX
14 O 框架 同步 transmit. 当 fsx 变得 低, 这 tms320 (smj320) 串行 端口 begins transmitting 位 至 这
FSX
yg,()gg
aic 通过 dx 的 这 aic. 在 所有 串行 传递 模式, 这个 是 描述 在 这 文字/字节描述,
FSX是 使保持 低 在 位 传递 (看 串行 端口 定时 和 内部的 定时 配置 图解).
在 +26I同相 输入 至 相似物 输入 放大器 平台
在 –25I反相的 输入 至 相似物 输入 放大器 平台
mstr clk6i主控 时钟. mstr clk 是 使用 至 derive 所有 这 关键 逻辑 信号 的 这 aic, 此类 作 这 变换 时钟, 这
切换-电容 过滤 clocks, 和 这 一个/d 和 d/一个 定时 signals. 这 内部的 定时 配置
图解 显示 如何 这些 关键 信号 是 获得. 这 发生率 的 这些 关键 信号 是 同步的
submultiples 的 这 主控 时钟 频率 至 eliminate unwanted aliasing 当 这 抽样 相似物 信号
是 transferred 在 这 切换-电容 过滤 和 这 一个/d 和 d/一个 转换器 (看 这 内部的
定时 配置 图解).
输出 +22O同相 输出 的 相似物 输出 电源 放大器. out+ 能 驱动 变压器 hybrids 或者
高-阻抗 负载 直接地 在 也 一个 差别的 或者 一个 单独的-结束 配置.
输出 –21O反相的 输出 的 相似物 输出 电源 放大器. out– 是 functionally 完全同样的 和 和 complementary
至 输出 +.
REF 8 i/o 内部的 电压 涉及. 一个 内部的 涉及 电压 是 brought 输出 在 ref. 一个 外部 电压
涉及 能 也 是 应用 至 ref.
重置 2 I 重置 函数. 重置是 提供 至 initialize 这 ta, ta’, tb, ra, ra’, rb, 和 控制 registers. 一个 重置
initiates 串行 communications 在 这 aic 和 dsp. 一个 重置 initializes 所有 aic 寄存器 包含 这
控制 寄存器. 之后 一个 负的-going 脉冲波 在 重置
, 这 aic 寄存器 是 initialized 至 提供 一个 8-khz
数据 转换 比率 为 一个 5.184-mhz 主控 时钟 输入 信号. 这 转换 比率 调整 寄存器, ta’
和 ra’, 是 重置 至 1. 这 控制 寄存器 位 是 重置 作 跟随 (看 aic dx 数据 文字 format 部分):
d9 = 1, d7 = 1, d6 = 1, d5 = 1, d4 = 0, d3 = 0, d2 = 1.
这个 initialization 准许 正常的 串行-端口 交流 至 出现 在 这 aic 和 dsp.
变换 clk 10 O 变换 时钟. 变换 clk 是 得到 用 dividing 这 主控 时钟 信号 频率 用 四. 变换 clk 是 使用
至 时钟 这 串行 数据 transfers 的 这 aic, 描述 在 这 文字/字节
描述 在下 (看 这 串行
端口 定时 和 内部的 定时 配置 图解).
V
DD
7 数字的 供应 电压, 5 v
±
5%
V
CC +
20 积极的 相似物 供应 电压, 5 v
±
5%
V
CC –
19 负的 相似物 供应 电压, – 5 v
±
5%
: 点此下载
