tlc540i, tlc541i
8-位 相似物-至-数字的 转换器
和 串行 控制 和 11 输入
slas065a – october 1983 – 修订 march 1995
9
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
principles 的 运作
这 tlc540 和 tlc541 是 各自 完全 数据 acquisition 系统 在 一个 单独的 碎片. 它们 包含 此类 功能
作 相似物 多路调制器, 样本 和 支撑, 8-位 一个/d converter, 数据 和 控制 registers, 和 控制 logic. 为 flexibility
和 进入 速, 那里 是 四 控制 输入 [two clocks, 碎片 选择 (cs
), 和 address]. 这些 控制 输入 和
一个 ttl-兼容 3-状态 输出 是 将 为 串行 communications 和 一个 微处理器 或者 microcomputer.
和 judicious 接口 定时, 和 tlc540 一个 转换 能 是 完成 在 9
µ
s, 当 完全
输入-转换-输出 循环 能 是 重复的 每 13
µ
s. 和 tlc541 一个 转换 能 是 完成 在 17
µ
s,
当 完全 输入-转换-输出 循环 是 重复的 每 25
µ
s. 此外, 这个 快 转换 能 是
executed 在 任何 的 11 输入 或者 它的 建造-在 自-测试 和 在 任何 顺序 desired 用 这 controlling 处理器.
这 系统 和 i/o clocks 是 正常情况下 使用 independently 和 做 不 需要 任何 特定的 速 或者 阶段
relationships 在 它们. 这个 independence 使简化 这 硬件 和 软件 控制 tasks 为 这 设备.
once 一个 时钟 信号 在里面 这 规格 范围 是 应用 至 系统 时钟, 这 控制 硬件 和 软件
需要 仅有的 是 影响 和 寻址 这 desired 相似物 频道, 读 这 previous 转换 结果, 和
开始 这 转换 用 使用 i/o 时钟. 系统 时钟 将 驱动 这 转换 crunching 电路系统 所以 那
这 控制 硬件 和 软件 需要 不 是 影响 和 这个 task.
当 cs
是 高, 数据 输出 是 在 一个 3-状态 情况 和 地址 输入 和 i/o 时钟 是 无能. 这个 特性
准许 各自 的 这些 terminals, 和 这 例外 的 cs
, 至 share 一个 控制 逻辑 要点 和 它们的 counterpart terminals
在 额外的 一个/d 设备 当 额外的 tlc540/541 设备 是 使用. 在 这个 方法, 这 在之上 特性 serves 至
降低 这 必需的 控制 逻辑 terminals 当 使用 多样的 一个/d 设备.
这 控制 sequence 有 被 设计 至 降低 这 时间 和 努力 必需的 至 initiate 转换 和 获得
这 转换 结果. 一个 正常的 控制 sequence 是:
1. CS
是 brought 低. 至 降低 errors 造成 用 噪音 在 cs, 这 内部的 电路系统 waits 为 二 rising edges
和 然后 一个 下落 边缘 的 系统 时钟 之后 一个 低 cs
转变, 在之前 这 低 转变 是 公认的.
这个 技巧 是 使用 至 保护 这 设备 相反 噪音 当 这 设备 是 使用 在 一个 嘈杂的 环境.
这 msb 的 这 previous 转换 结果 automatically 呈现 在 数据 输出.
2. 一个 新 积极的-逻辑 多路调制器 地址 是 shifted 在 在 这 第一 四 rising edges 的 i/o 时钟. 这 msb
的 这 地址 是 shifted 在 第一. 这 负的 edges 的 这些 四 i/o 时钟 脉冲 变换 输出 这 第二, 第三,
fourth, 和 fifth 大多数 重大的 位 的 这 previous 转换 结果. 这 在-碎片 样本 和 支撑 begins
抽样 这 newly addressed 相似物 输入 之后 这 fourth 下落 边缘. 这 抽样 运作 basically
involves 这 charging 的 内部的 电容 至 这 水平的 的 这 相似物 输入 电压.
3. 三 时钟 循环 是 然后 应用 至 i/o 时钟 和 这 sixth, seventh, 和 eighth 转换 位 是
shifted 输出 在 这 负的 edges 的 这些 时钟 循环.
4. 这 最终 eighth 时钟 循环 是 应用 至 i/o 时钟. 这 下落 边缘 的 这个 时钟 循环 完成 这
相似物 抽样 处理 和 initiates 这 支撑 函数. 转换 是 然后 执行 在 这 next 36
系统 时钟 循环. 之后 这个 最终 i/o 时钟 循环, cs
必须 go 高 或者 这 i/o 时钟 必须 仍然是 低
为 在 least 36 系统 时钟 循环 至 准许 为 这 转换 函数.
CS
能 是 保持 低 在 时期 的 多样的 转换. 当 keeping cs低 在 时期 的 多样的
转换, 特定的 小心 必须 是 exercised 至 阻止 噪音 glitches 在 i/o 时钟. 如果 glitches 出现 在 i/o clock,
这 i/o sequence 在 这 微处理器/控制 和 这 设备 loses 同步. 也, 如果 cs
是 带去
高, 它 必须 仍然是 高 直到 这 终止 的 这 转换. 否则, 一个 有效的 下落 边缘 的 cs
导致 一个 重置 情况,
这个 aborts 这 转换 在 progress.
一个 新 转换 能 是 started 和 这 ongoing 转换 同时发生地 aborted 用 performing 步伐 1 通过
4 在之前 这 36 系统 时钟 循环 出现. 此类 action 产量 这 转换 结果 的 这 previous 转换 和
不 这 ongoing 转换.
: 点此下载
