CD74HC165M96_集成电路资料查询网

7
测试 电路 和 波形
图示 3. 串行-变换 模式 图示 4. 并行的-加载 模式
图示 5. 并行的-加载 模式 图示 6. 并行的-加载 模式
图示 7. 串行-变换 模式 图示 8. 串行-变换 模式
图示 9. 串行-变换, 时钟-inhibit 模式
cp 或者 CE
90%
10%
t
r
t
f
t
W
t
PHL
t
PLH
Q
7
或者 Q
7
t
TLH
t
THL
1/f
最大值
地
90%
10%
V
S
V
S
PL
t
W
t
PLH
t
PHL
Q
7
或者 Q
7
输入 水平的
V
S
V
S
t
r
t
f
输入 d7
t
PLH
Q
7
或者 Q
7
t
TLH
V
S
地
输入 水平的
t
THL
t
PHL
90%
10%
90%
10%
有效的
输入 d0-d7
t
SU
PL
V
S
t
H
地
输入 水平的
输入 水平的
地
V
S
有效的
输入 ds
cp 或者
CE
地
地
输入 水平的
t
H
t
SU
输入 水平的
PL
V
S
t
REC
cp 或者 CE
V
S
输入 水平的
地
输入 水平的
地
ce inhibited
CP
t
SU
CE
INHIBITED
地
输入 水平的
输入 水平的
地
t
SU
(l) t
SU
CP
t
SU
(l)
cd54hc165, cd74hc165, cd54hct165, cd74hct165

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

7 测试电路和波形图示 3. 串行-变换模式图示 4. 并行的-加载模式图示 5. 并行的-加载模式图示 6. 并行的-加载模式图示 7. 串行-变换模式图示 8. 串行-变换模式图示 9. 串行-变换, 时钟-inhibit 模式 cp 或者 CE 90% 10% t r t f t W t PHL t PLH Q 7 或者 Q 7 t TLH t THL 1/f 最大值地 90% 10% V S V S PL t W t PLH t PHL Q 7 或者 Q 7 输入水平的 V S V S t r t f 输入 d7 t PLH Q 7 或者 Q 7 t TLH V S 地输入水平的 t THL t PHL 90% 10% 90% 10% 有效的输入 d0-d7 t SU PL V S t H 地输入水平的输入水平的地 V S 有效的输入 ds cp 或者 CE 地地输入水平的 t H t SU 输入水平的 PL V S t REC cp 或者 CE V S 输入水平的地输入水平的地 ce inhibited CP t SU CE INHIBITED 地输入水平的输入水平的地 t SU (l) t SU CP t SU (l) cd54hc165, cd74hc165, cd54hct165, cd74hct165

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com