2004 jul 27 8
飞利浦 半导体 产品 规格
总线 缓存区/线条 驱动器; 3-状态 74hc1g125; 74hct1g125
交流 波形
图.5 这 输入 (一个) 至 输出 (y) 传播 延迟.
为 hc1g: v
M
= 50%; v
I
= 地 至 V
CC
.
为 hct1g: v
M
= 1.3 v; v
I
= 地 至 3.0 v.
handbook, halfpage
MNA121
一个
输入
Y
输出
t
PHL
t
PLH
地
V
I
V
M
V
M
图.6 这 3-状态 使能 和 使不能运转 时间.
为 hc1g: v
M
= 50%; v
I
= 地 至 V
CC
.
为 hct1g: v
M
= 1.3 v; v
I
= 地 至 3.0 v.
handbook, 全部 pagewidth
MNA122
t
PLZ
t
PHZ
输出
无能
输出
使能
V
OH
−
0.3 v
V
OL
+
0.3 v
输出
使能
输出
低-至-止
止-至-低
输出
高-至-止
止-至-高
oe 输入
V
I
V
CC
V
M
地
地
t
PZL
t
PZH
V
M
V
M