详细地 电路 描述
(持续)
这 电容 once 这 电容 charges 向上 至 这 thresh-
old 的 这 施密特 触发 这 振荡器 逻辑 flips 这 capaci-
tor 在 和 导致 这 mirror 至 承担 这 opposite 一侧
的 这 capacitor 这 输出 从 这 内部的 逻辑 是 然后
带去 至 管脚 4
这 输入 至 这 VCO 是 一个 非常 高 阻抗 CMOS 输入
和 所以 它 将 不 加载 向下 这 循环 filter easing 这 过滤
design 在 顺序 至 制造 信号 在 这 VCO 输入 accessible
没有 degrading 这 循环 效能 一个 源 追随着
晶体管 是 provided 这个 晶体管 能 是 使用 用 con-
necting 一个 电阻 至 地面 和 它的 流 输出 将 follow
这 VCO 输入 signal
一个 inhibit 信号 是 提供 至 准许 disabling 的 这 VCO
和 这 源 follower 这个 是 有用的 如果 这 内部的 VCO 是
不 正在 used 一个 逻辑 高 在 inhibit 使不能运转 这 VCO 和
源 follower
这 输出 的 这 VCO 是 一个 标准 高 速 CMOS
输出 和 一个 相等的 LSTTL 输出 的 10 这 VCO
输出 是 大概 一个 正方形的 wave 这个 输出 能 ei-
ther 直接地 喂养 这 比较器 输入 的 这 阶段 compar-
ators 或者 喂养 外部 prescalers (counters) 至 使能 fre-
quency synthesis
阶段 COMPARATORS
所有 三 阶段 comparators share 二 inputs 信号 在 和
比较器 In 这 信号 在 有 一个 特定的 直流 偏差 网络
那 使能 交流 连接 的 输入 signals 如果 这 信号 是
不 交流 结合 然后 这个 输入 需要 逻辑 水平 这
一样 作 标准 74VHC 这 比较器 输入 是 一个 stan-
dard 数字的 input 两个都 输入 结构 是 显示 在
图示
3
这 输出 的 这些 comparators 是 essentially 标准
74VHC 电压 outputs (比较器 II 是 触发-state)
tlf11675-19
图示 3 逻辑 图解 为 阶段 比较器 I 和 这 一般 输入 电路 为 所有 三 Comparators
TLF11675–20
图示 4 典型 阶段 比较器 I 波形
9
: 点此下载
