首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:802525
 
资料名称:AD5348BCP
 
文件大小: 949K
   
说明
 
介绍:
2.5 V to 5.5 V, Parallel Interface 2.5 V to 5.5 V, Parallel Interface
 
 


: 点此下载
  浏览型号AD5348BCP的Datasheet PDF文件第3页
3
浏览型号AD5348BCP的Datasheet PDF文件第4页
4
浏览型号AD5348BCP的Datasheet PDF文件第5页
5
浏览型号AD5348BCP的Datasheet PDF文件第6页
6

7
浏览型号AD5348BCP的Datasheet PDF文件第8页
8
浏览型号AD5348BCP的Datasheet PDF文件第9页
9
浏览型号AD5348BCP的Datasheet PDF文件第10页
10
浏览型号AD5348BCP的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ad5346/ad5347/ad5348
rev. 0 | 页 7 的 24
ad5346 管脚 配置 和 函数 描述
顶 视图
(不 至 规模)
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
AD5346
LDAC
A1
A0
WR
CS
AGND
V
输出
D
V
REF
CD
V
REF
EF
V
REF
GH
V
输出
C
V
输出
B
V
输出
一个
V
REF
AB
PD
V
DD
DB
0
DB
1
DB
2
CLR
增益
DB
7
DB
6
DB
3
DB
4
DB
5
8-位
V
输出
H
V
输出
G
V
输出
F
V
输出
E
DGND
A2
RD
BUF
DGND
DGND
DGND
DGND
03331-0-005
图示 5. ad5346 管脚 configuration—tssop
11 12 13 14 15 16 17 18 19 20
1
2
3
4
5
6
7
8
9
10
30
29
28
27
26
25
24
23
22
21
40 39 38 37 36 35 34 33 32 31
LDAC
A1
A0
WR
CS
AGND
V
输出
D
V
REF
CD
V
REF
EF
V
REF
GH
V
输出
C
V
输出
B
V
输出
一个
V
REF
AB
PD
V
DD
DB
0
DB
1
DB
2
CLR
增益
DB
7
DB
6
DB
3
DB
4
DB
5
V
输出
H
V
输出
G
V
输出
F
V
输出
E
DGND
A2
RD
BUF
AGND
V
DD
顶 视图
(不 至 规模)
AD5346
8-位
DGND
DGND
DGND
DGND
03331-0-006
图示 6. ad5346 管脚 configuration—lfcsp
表格 5. ad5346 管脚 函数 描述
管脚 号码
tssop lfcsp mnemonic 函数
1 35 V
REF
GH 涉及 输入 为 dacs g 和 h.
2 36 V
REF
EF 涉及 输入 为 dacs e 和 f.
3 37 V
REF
CD 涉及 输入 为 dacs c 和 d.
4 38, 39 V
DD
电源 供应 管脚(s). 这个 部分 能 运作 从 2.5 v 至 5.5 v, 和 这 supply 应当 是 decoupled
和 一个 10 µf 电容 在 并行的 和一个 0.1 µf 电容 至 地. 两个都 v
DD
管脚 在 这 lfcsp
包装 必须 是 在 这 一样 潜在的.
5 40 V
REF
AB 涉及 输入 为 dacs 一个 和 b.
6–9,
11–14
1–4,
7–10
V
输出
X 输出 的 dac x. 缓冲 output 和 栏杆-至-栏杆 运作.
10 5, 6 AGND 相似物 地面. 地面 涉及 为 相似物 电路系统.
15,
21–24
11,
17–20
DGND 数字的 地面. 地面 涉及 为 数字的 电路系统.
16 12 BUF 缓存区 控制 管脚. 控制 whether 这 reference 输入 至 这 dac 是缓冲 或者 unbuffered.
17 13
LDAC
起作用的 低 控制 输入. updates 这 dac 寄存器和 这 内容 的 这 输入 寄存器, 这个
准许 所有 dac 输出 至 是 同时发生地 updated.
18 14 A0 lsb 地址 管脚. 选择 这个 dac 是 至 是 写 至.
19 15 A1 地址 管脚. 选择 这个 dac 是 至 是 写 至.
20 16 A2 msb 地址 管脚. 选择 这个 dac 是 至 是 写 至.
25–32 21–28 db
0
–DB
7
第八 并行的 数据 输入. db
7
是 这 msb 的 这些 第八 位.
33 29
CS
起作用的 低 碎片 选择 输入.使用 在 conjunction 和
WR至 写 数据 至 这 并行的 接口, 或者
RD至 读 后面的 数据 从 一个 dac.
34 30
RD
起作用的 低 读 输入. 使用 在 conjunction 和
CS至 读 数据 后面的 从 这 内部的 dacs.
35 31
WR
起作用的 低 写 输入. 使用 在 conjunction 和
CS至 写 数据 至 这 并行的 接口.
36 32 增益 增益 控制 管脚. 控制 whether 这 输出 范围 从 这 dac 是 0 v 至 v
REF
或者 0 v 至 2 × v
ref.
37 33
CLR
异步的 起作用的 低 控制 在放. clears 所有 输入 寄存器 和 dac 寄存器 至 zeros.
38 34
PD
电源-向下 管脚. 这个 起作用的 低 控制 管脚 puts 所有 dacs 在 电源-向下 模式.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com