AD5381
rev. 一个 | 页 11 的 36
并行的 接口 定时
表格 8. dv
DD
= 2.7 v 至 5.5 v; av
DD
= 4.5 v 至 5.5 v 或者 2.7 v 至 3.6 v; agnd = dgnd = 0 v; 所有 规格
T
最小值
至 t
毫安X
, 除非 否则 指出
参数
1
,
2
,
3
限制 在 t
最小值
, t
最大值
单位 描述
t
0
4.5 ns 最小值
reg0, reg1, 地址 至
WRrising 边缘 建制 时间
t
1
4.5 ns 最小值
reg0, reg1, 地址 至
WRrising 边缘 支撑 时间
t
2
20 ns 最小值
CS脉冲波 宽度 低
t
3
20 ns 最小值
WR脉冲波 宽度 低
t
4
0 ns 最小值
CS至WR下落 边缘 建制 时间
t
5
0 ns 最小值
WR至CSrising 边缘 支撑 时间
t
6
4.5 ns 最小值
数据 至
WRrising 边缘 建制 时间
t
7
4.5 ns 最小值
数据 至
WRrising 边缘 支撑 时间
t
8
20 ns 最小值
WR脉冲波 宽度 高
t
9
4
700 ns 最小值
最小
WR循环 时间 (单独的-频道 写)
t
10
4
30 ns 最大值
WRrising 边缘 至BUSY下落 边缘
t
11
4
,5
670 ns 最大值
BUSY脉冲波 宽度 低 (单独的-频道 更新)
t
12
30 ns 最小值
WRrising 边缘 至LDAC下落 边缘
t
13
20 ns 最小值
LDAC脉冲波 宽度 低
t
14
100 ns 最大值
BUSYrising 边缘 至 dac 输出 回馈 时间
t
15
20 ns 最小值
LDACrising 边缘 至WRrising 边缘
t
16
0 ns 最小值
BUSYrising 边缘 至LDAC下落 边缘
t
17
100 ns 最小值
LDAC下落 边缘 至 dac 输出 回馈 时间
t
18
8 µs 典型值 dac 输出 settling 时间, boost 模式 止
t
19
20 ns 最小值
CLR脉冲波 宽度 低
t
20
12 µsmax
CLR脉冲波 触发 时间
1
有保证的 用 设计 和 描绘, 不 生产 测试.
2
所有 输入 信号 是 指定 和 t
R
= t
R
= 5 ns (10% 至 90% 的 dv
DD
) 和 安排时间 从 一个 电压 水平的 的 1.2 v.
3
看 . 图示 7
4
看 . 图示 29
5
量过的 和 这 加载 电路 的 . 图示 2
: 点此下载
