AD5381
rev. 一个 | 页 8 的 36
定时 特性
串行 接口 定时
表格 6. dv
DD
= 2.7 v 至 5.5 v; av
DD
= 4.5 v 至 5.5 v 或者 2.7 v 至 3.6 v; agnd = dgnd = 0 v; 所有 规格
T
最小值
至 t
最大值
, 除非 否则 指出
参数
1
,
2
,
3
限制 在 t
最小值
, t
最大值
单位 描述
t
1
33 ns 最小值 sclk 循环 时间
t
2
13 ns 最小值 sclk 高 时间
t
3
13 ns 最小值 sclk 低 时间
t
4
13 ns 最小值
同步下落 边缘 至 sclk 下落 边缘 建制 时间
t
5
4
13 ns 最小值
24
th
sclk 下落 边缘 至同步下落 边缘
t
6
4
33 ns 最小值
最小
同步低 时间
t
7
10 ns 最小值
最小
同步高 时间
t
7A
50 ns 最小值
最小
同步高 时间 在 readback 模式
t
8
5 ns 最小值 数据 建制 时间
t
9
4.5 ns 最小值 数据 支撑 时间
t
10
4
30 ns 最大值
24
th
sclk 下落 边缘 至BUSY下落 边缘
t
11
670 ns 最大值
BUSY脉冲波 宽度 低 (单独的 频道 更新)
t
12
4
20 ns 最小值
24th sclk 下落 边缘 至
LDAC下落 边缘
t
13
20 ns 最小值
LDAC脉冲波 宽度 低
t
14
100 ns 最大值
BUSYrising 边缘 至 dac 输出 回馈 时间
t
15
0 ns 最小值
BUSYrising 边缘 至LDAC下落 边缘
t
16
100 ns 最小值
LDAC下落 边缘 至 dac 输出 回馈 时间
t
17
8 µs 典型值 dac 输出 安排好 时间
t
18
20 ns 最小值
CLR脉冲波 宽度 低
t
19
12 µs 最大值
CLR脉冲波 触发 时间
t
20
5
20 ns 最大值 sclk rising 边缘 至 sdo 有效的
t
21
5
5 ns 最小值
sclk 下落 边缘 至
同步rising 边缘
t
22
5
8 ns 最小值
同步rising 边缘 至 sclk rising 边缘
t
23
20 ns 最小值
同步rising 边缘 至LDAC下落 边缘
1
有保证的 用 设计 和 描绘, 不 生产 测试.
2
所有 输入 信号 是 指定 和 t
r
= t
f
= 5 ns (10% 至 90% 的 v
CC
) 和 是 安排时间 从 一个 电压 水平的 的 1.2 v.
3
看 Figur , , 和 . 图示 2, e 3 图示 4 图示 5
4
standalone 模式 仅有的.
5
daisy-chain 模式 仅有的.
C
L
50pF
至 输出 管脚
V
OH
(最小值) 或者
V
OL
(最大值)
200
µ
一个
200
µ
一个
I
OL
I
OH
03731-0-003
图示 2. 加载 电路 为 数字的 输出 定时
: 点此下载
