adsp-21061/adsp-21061l
–9–
rev. b
管脚 描述
adsp-21061 管脚 定义 是 列表 在下. 输入 identified
作 同步的 (s) 必须 满足 定时 (所需的)东西 和 遵守
至 clkin (或者 和 遵守 至 tck 为 tms, tdi). 输入
identified 作 异步的 (一个) 能 是 asserted asynchronously
至 clkin (或者 至 tck 为
TRST
).
unused 输入 应当 是 系 或者 牵引的 至 ivdd 或者 ignd,
除了 为 地址
31-0
, 数据
47-0
, 标记
3-0
,
SW
和 输入 那
有 内部的 拉-向上 或者 拉-向下 电阻器 (
CPA
, ack, dtx,
drx, tclkx, rclkx, tms 和 tdi)—these 管脚 能 是 left
floating. 这些 管脚 有 一个 逻辑-水平的 支撑 电路 那 阻止
这 输入 从 floating 内部.
i = 输入 s = 同步的 p = 电源 供应
(o/d) = 打开 流 o = 输出 一个 = 异步的
g = 地面 (一个/d) = 起作用的 驱动
t = 三-状态 (当
SBTS
是 asserted, 或者 当 这
adsp-2106x 是 一个 总线 从动装置)
管脚 函数 描述
管脚 类型 函数
地址
31-0
i/o/t
外部 总线 地址
. 这 adsp-21061 输出 地址 为 外部 记忆 和 peripherals
在 这些 管脚. 在 一个 multiprocessor 系统 这 总线 主控 输出 地址 为 读/写 的 这
内部的记忆 或者 iop 寄存器 的 其它 adsp-2106xs. 这 adsp-21061 输入 地址 当 一个
host 处理器 或者 multiprocessing 总线 主控 是 读 或者 writing 它的 内部的 记忆 或者 iop 寄存器.
数据
47-0
i/o/t
外部 总线 数据
. 这 adsp-21061 输入 和 输出 数据 和 说明 在 这些 管脚.
这 外部 数据 总线 transfers 32-位 单独的-精确 floating-要点 数据 和 32-位 fixed-point
数据 在 位 47-16. 40-位 扩展-精确 floating-要点 数据 是 transferred 在 位 47-8 的
这 总线. 16-位 短的 文字 数据 是 transferred 在 位 31-16 的 这 总线. pull-up 电阻器 在 un-
使用 数据 管脚 是 不 需要.
MS
3-0
o/t
记忆 选择 线条
. 这些 线条 是 asserted (低) 作 碎片 选择 为 这 相应的 banks
的 外部 记忆. 记忆 bank 大小 必须 是 定义 在 这 adsp-21061’s 系统 控制 regis-
ter (syscon). 这
MS
3-0
线条 是 解码 记忆 地址 线条 那 改变 在 这 一样 时间 作
这 其它 地址 线条. 当 非 外部 记忆 进入 是 occurring 这
MS
3-0
线条 是 在起作用的;
它们 是 起作用的, 不管怎样, 当 一个 conditional 记忆 进入 操作指南 是 executed, whether 或者 不 这
情况 是 真实.
MS
0
能 是 使用 和 这 页 信号 至 执行 一个 bank 的 dram 记忆
(bank 0). 在 一个 multiprocessor 系统 这
MS
3-0
线条 是 输出 用 这 总线 主控.
RD
i/o/t
记忆 读 strobe
. 这个 管脚 是 asserted (低) 当 这 adsp-21061 读 从 外部
记忆 设备 或者 从 这 内部的 记忆 的 其它 adsp-21061s. 外部 设备 (包含
其它 adsp-21061s) 必须 assert
RD
至 读 从 这 adsp-21061’s 内部的 记忆. 在 一个 multi-
处理器 系统
RD
是 输出 用 这 总线 主控 和 是 输入 用 所有 其它 adsp-21061s.
WR
i/o/t
记忆 写 strobe
. 这个 管脚 是 asserted (低) 当 这 adsp-21061 写 至 外部 记忆
设备 或者 至 这 内部的 记忆 的 其它 adsp-21061s. 外部 设备 必须 assert
WR
至 写 至
这 adsp-21061’s 内部的 记忆. 在 一个 multiprocessor 系统
WR
是 输出 用 这 总线 主控 和 是
输入 用 所有 其它 adsp-21061s.
页 o/t
dram 页 boundary
. 这 adsp-21061 asserts 这个 管脚 至 信号 那 一个 外部 dram 页
boundary 有 被 crossed. dram 页 大小 必须 是 定义 在 这 adsp-21061’s 记忆 con-
trol 寄存器 (wait). dram 能 仅有的 是 执行 在 外部 记忆 bank 0; 这 页
信号 能 仅有的 是 使活动 为 bank 0 accesses. 在 一个 multiprocessor 系统 页 是 输出 用 这
总线 主控.
ADRCLK o/t
地址 时钟
为 同步的 外部 memories. 地址 在 地址
31-0
是 有效的 在之前 这
rising 边缘 的 adrclk. 在 一个 multiprocessing 系统 adrclk 是 输出 用 这 总线 主控.
SW
i/o/t
同步的 写 选择
. 这个 信号 是 使用 至 接口 这 adsp-2106x 至 同步的 记忆
设备 (包含 其它 adsp-21061s). 这 adsp-21061 asserts
SW
(低) 至 提供 一个 early indica-
tion 的 一个 impending 写 循环, 这个 能 是 aborted 如果
WR
是 不 后来的 asserted (e.g. 在 一个 conditional
写 操作指南). 在 一个 multiprocessor 系统,
SW
是 输出 用 这 总线 主控 和 是 输入 用 所有 其它
adsp-21061s 至 决定 如果 这 multiprocessor 记忆 进入 是 一个 读 或者 写.
SW
是 asserted 在 这
一样 时间 作 这 地址 输出. 一个 host 处理器 使用 同步的 写 必须 assert 这个 管脚 当
writing 至 这 adsp-21061(s).
ACK i/o/s
记忆 acknowledge
. 外部 设备 能 deassert ack (低) 至 增加 wait states 至 一个 外部
记忆 进入. ack 是 使用 用 i/o 设备, 记忆 控制者 或者 其它 peripherals 至 支撑 止
completion 的 一个 外部 记忆 进入. 这 adsp-21061 deasserts ack 作 一个 输出 至 增加
wait states 至 一个 同步的 进入 的 它的 内部的 记忆. 在 一个 multiprocessor 系统, 一个 从动装置
adsp-21061 deasserts 这 总线 主控’s ack 输入 至 增加 wait 状态(s) 至 一个 进入 的 它的 内部的
记忆. 这 总线 主控 有 一个 keeper 获得 在 它的 ack 管脚 那 维持 这 输入 在 这 水平的 它
是 last 驱动 至.
: 点此下载
