adsp-21061/adsp-21061l
–5–
rev. b
止-碎片 记忆 和 peripherals 接口
这 adsp-21061’s 外部 端口 提供 这 处理器’s inter-
面向 至 止-碎片 记忆 和 peripherals. 这 4-gigaword 止-
碎片 地址 空间 是 包含 在 这 adsp-21061’s unified
地址 空间. 这 独立的 在-碎片 buses—for 程序
记忆, 数据 记忆 和 i/o—are 多路复用 在 这 外部
端口 至 create 一个 外部 系统总线 和 一个单独的 32-位 地址
总线 和 一个 单独的 48-位 (或者 32-位) 数据 总线. 这 on-chip
超级的 harvard architecture 提供 三-总线 效能,
当 这 止-碎片 unified 地址 空间 给 flexibility 至 这
设计者.
寻址 的 外部 记忆 设备 是 facilitated 用 在-碎片
解码 的 高 顺序 地址 线条 至 发生 记忆 bank
选择 信号. 独立的 控制 线条 是 也 发生 为 sim-
plified 寻址 的 页-模式 dram. 这 adsp-21061
提供 可编程序的 记忆 wait states 和 external 记忆
acknowledge 控制 至 准许 接合 至 dram 和 peripher-
als 和 能变的 进入, 支撑 和 使不能运转 时间 (所需的)东西.
host 处理器 接口
这 adsp-21061’s host 接口 准许 容易 连接 至
标准 微处理器 buses, 两个都 16-位 和 32-位, 和
little 额外的 硬件 必需的. 异步的 transfers 在
speeds 向上 至 这 全部 时钟 比率 的 这 处理器 是 supported.
这 host 接口 是 accessed 通过 这 adsp-21061’s exter-
nal 端口 和 是 记忆-编排 在 这 unified 地址 空间.
二 途径 的 dma 是 有 为 这 host 接口; 代号
和 数据 transfers 是 accomplished 和 低 软件 overhead.
这 host 处理器 requests 这 adsp-21061’s 外部 总线
和 这 host 总线 要求 (
HBR
), host 总线 grant (
HBG
) 和
准备好 (redy) 信号. 这 host 能直接地 读 和 写 这
内部的 记忆 的 这 adsp-21061, 和 能 进入 这
dma 频道 建制 和 mailbox 寄存器. vector 中断
支持 是 提供 为 效率高的 执行 的 host commands.
dma 控制
这 adsp-21061’s 在-碎片 dma 控制 准许 零-
overhead, nonintrusive 数据 transfers 没有 处理器 inter-
vention. 这 dma 控制 运作 independently 和
invisibly 至 这 处理器 核心, 准许 dma 行动 至
出现 当 这 核心 是 同时发生地 executing 它的 程序
说明.
dma transfers 能 出现 在 这 adsp-21061’s 内部的
记忆 和 也 外部 记忆, 外部 peripherals, 或者 一个
host 处理器. dma transfers 能 也 出现 在 这
adsp-21061’s 内部的 记忆 和 它的 串行 端口. dma
transfers 在 外部 记忆 和 外部 附带的
设备 是 另一 选项. 外部 总线 包装 至 16-, 32-
或者 48-位 words 是 执行 在 dma transfers.
六 途径 的 dma 是 有 在 这 adsp-21061—four
通过 这 串行 端口, 和 二 通过 这 处理器’s 外部 端口 (为
也 host 处理器, 其它 adsp-21061s, 记忆 或者 i/o
transfers). programs 能 是 下载 至 这 adsp-21061
使用 dma transfers. 异步的 止-碎片 peripherals 能
控制 二 dma 途径 使用 dma 要求/grant 线条
(
DMAR
1-2
,
DMAG
1-2
). 其它 dma 特性 包含 中断
一代 在之上 completion 的 dma transfers 和 dma chain-
ing 为 自动 linked dma transfers.
串行 端口
这 adsp-21061 特性 二 同步的 串行 端口 那
提供 一个 inexpensive 接口 至 一个 宽 多样性 的 数字的 和
mixed-信号 附带的 设备. 这 串行 端口 能 运作 在
这 全部 时钟 比率 的 这 处理器, 供应 各自 和 一个 maxi-
mum 数据 比率 的 40 mbit/s. 独立 transmit 和 receive
功能 提供 更好 flexibility 为 串行 communications.
串行 端口 数据 能 是 automatically transferred 至 和 从
在-碎片 记忆 通过 dma. 各自 的 这 串行 端口 提供 tdm
multichannel 模式.
这 串行 端口 能 运作 和 little-endian 或者 big-endian
传递 formats, 和 文字 长度 可选择的 从 三
位 至 32 位. 它们 提供 可选择的 同步 和 trans-
mit 模式 作 好 作 optional
µ
-law 或者 一个-law companding.
串行 端口 clocks 和 框架 syncs 能 是 内部 或者 externally
发生. 这 串行 端口 也 包含 keyword 和 keymask
特性 至 增强 interprocessor 交流.
Multiprocessing
这 adsp-21061 提供 powerful 特性 tailored 至 multipro-
cessing dsp 系统. 这 unified 地址 空间 准许 直接
interprocessor accesses 的 各自 adsp-21061’s 内部的 记忆.
distributed 总线 arbitration 逻辑 是 包含 在-碎片 为 简单的,
glueless 连接 的 系统 containing 向上 至 六 adsp-21061s
和 一个 host 处理器. 主控 处理器 changeover incurs 仅有的
一个 循环 的 overhead. 总线 arbitration 是 可选择的 作 也
fixed 或者rotating priority. 总线 锁 准许 indivisible 读-modify-
写 sequences 为 semaphores. 一个 vector 中断 是 提供
为 interprocessor commands. 最大 throughput 为 inter-
处理器 数据 转移 是 500 mbytes/秒 在 这 外部 端口.
broadcast 写 准许 同时发生的 传递 的 数据 至
所有 adsp-21061s 和 能 是 使用 至 执行 reflective
semaphores.
程序 booting
这 内部的 记忆 的 这 adsp-21061 能 是 booted 在
系统 电源-向上 从 也 一个 8-位 非易失存储器 或者 一个 host proces-
sor. 选择 的 这 激励 源 是 控制 用 这
BMS
(激励
记忆 选择), eboot (非易失存储器 激励), 和 lboot (host
激励) 管脚. 32-位 和 16-位 host processors 能 是 使用 为
booting. 看 这
BMS
管脚 在 这 管脚 函数 描述
部分 的 这个 数据 薄板.
: 点此下载
