9
图示 2. ’HC193 同步的 二进制的 counters, 典型 重置, PRESET 和 计数 SEQUENCES
图示 3. 时钟 至 输出 延迟 和 时钟 脉冲波
宽度
图示 4. 时钟 至 终端 计数 延迟
图示 5. 并行的 加载 脉冲波 宽度, 并行的
加载 至 输出 延迟, 和 并行的
加载 至 时钟 恢复 时间
图示 6. 主控 重置 脉冲波 宽度, 主控 重置
至 输出 延迟 和 主控 重置 至
时钟 恢复 时间
测试 电路 和 波形
(持续)
主控 重置
异步的 并行的 加载
preset 数据
P0
P1
P2
P3
时钟 向上
时钟 向下
输出
Q
0
Q
1
Q
2
Q
3
终端 计数 向上
终端 计数 向下
013
14 15 0 1 2
计数 downcount upreset
1 0 15 14 13
PRESET
sequences:
1. 重置 输出 至 零.
2. 加载 (preset) 至 二进制的 thirteen.
3. 计数 向上 至 fourteen,
fifteen, 终端 计数 向上,
零, 一个 和 二.
4. 计数 向下 至 一个, 零,
终端 计数 向下,
fifteen, fourteen 和
thirteen.
注释:
1. 主控 重置 overrides 加载 数据 和 时钟 输入.
2. 当 counting 向上, 时钟-向下 输入 必须 是 高.
当 counting 向下, 时钟-向上 输入 必须 是 高.
cpu 或者 cpd
l/f
最大值
输入 水平的
V
S
V
S
V
S
t
PHL
t
PLH
V
S
Q
n
V
S
t
W
输入 水平的
tcu 或者 TCD
t
PHL
t
PLH
V
S
V
S
cpu 或者 cpd
V
S
V
S
输入 水平的
输入 leve
L
输入 水平的
cpu 或者 cpd
V
S
V
S
t
PLH
Q
n
V
S
t
W
V
S
V
S
V
S
t
W
Pn
PL
t
PHL
t
REC
V
S
MR
cpu 或者 cpd
Q
n
t
PHL
V
S
V
S
输入 水平的
t
REC
输入 水平的
V
S
V
S
t
W
cd54/74hc192, cd54/74hc193, cd54/74hct193
: 点此下载
