CY25560
文档 #: 38-07425 rev. *d 页 3 的 8
触发-水平的 逻辑
和 二进制的 逻辑, 四 states 能 是 编写程序 和 二
控制 线条 whereas 三-水平的 逻辑 能 程序 nine 逻辑
states 使用 二 控制 线条. 三-水平的 逻辑 在 这
cy25560 是 执行 用 defining 一个 第三 逻辑 状态 在
增加 至 这 标准 逻辑 “1” 和 “0.” 管脚 6 和 7 的 这
cy25560 认识 一个 逻辑 状态 用 这 电压 应用 至 这
各自的 管脚. 这些 states是 定义 作 “0” (低), “m”
(middle), 和 “1” (一个). 各自 的 这些 states 有 一个 定义
电压 范围 那 是 interpreted 用 这 cy25560 作 一个 “0”, “m”
或者 “1” 逻辑 状态. 谈及 至
表格 2
为 电压 范围 为 各自
逻辑 状态. 这 cy25560 有 二 equal 值 电阻 dividers
连接 内部 至 管脚6 和 7 那 生产 这 default
“m” (middle) 状态 如果 这些 管脚 是 left unconnected (nc). 管脚
6 和/或者 7 能 是 系 直接地 至 地面 或者 v
DD
至 程序 一个
逻辑 “0” 或者 “1” 状态, 各自.
sscg theory 的 运作
这 cy25560 是 一个 pll-类型 clock 发生器 使用 一个 propri-
etary cypress 设计. 用 precisely controlling 这 带宽
的 这 输出 时钟, 这 cy25560 变为 一个 低-emi 时钟
发生器. 这 theory 和 详细地 运作 的 这 cy25560
将 是 discussed 在 这 下列的 sections.
EMI
所有 数字的 clocks 发生 unwanted 活力 在 their 和声学.
常规的 digital clocks 是 正方形的 waves 和 一个 职责 循环
那 是 非常 关闭 至 50%. 因为 的 这个 50/50 职责 循环,
数字的 clocks 发生 大多数 的 它们的 调和的 活力 在 这
odd 和声学, i.e., 第三, fifth,seventh, 等它 是 可能 至
减少 这 数量 的 活力包含 在 这 基本的
和 odd 和声学 用 增加 这 带宽 的 这 funda-
mental 时钟 频率. 常规的 数字的 clocks 有 一个
非常 高 q 因素, 这个 意思 that 所有 的 这 活力 在 那
频率 是 concentrated 在 一个 非常 narrow 带宽, conse-
quently, 高等级的 活力 顶峰. regulatory agencies 测试
电子的 设备 用 这 amount 的 顶峰 活力 radiated
从 这 设备. 用 减少这 顶峰 活力 在 这 funda-
mental 和 调和的 发生率, 这 设备 下面 测试 是
能 至 satisfy agency (所需的)东西 为 emi. 常规的
方法 的 减少 emi 有 被 至 使用 防护, 过滤,
multilayer pcbs, 等 这 cy25560 使用 这 approach 的
减少 这 顶峰 活力 在 这 时钟 用 增加 这 时钟
带宽, 和 lowering 这 q.
SSCG
sscg 使用 一个 专利的 技术 的 调节 这 时钟
在 一个 非常 narrow 带宽 和 控制 比率 的 改变,
两个都 顶峰 和 循环 至 循环. 这 cy25560 takes 一个 narrow
带宽 数字的 涉及 时钟 在 这 范围 的 25–100 mhz 和
生产 一个 时钟 那 sweeps 在 一个 控制 开始 和
停止 频率 和 准确的 比率 的 改变. 至 understand
what 发生 至 一个 时钟 当 sscg 是 应用, 考虑 一个
65-mhz 时钟 和 一个 50% 职责 循环. 从 一个 65-mhz 时钟 我们
know 这 下列的:
如果 这个 时钟 是 应用 至 这 xin/clk 管脚 的 cy25560, 这
输出 时钟 在 管脚 4 (ssclk) 将 是 sweeping 后面的 和 forth
在 二 发生率. 这些 二 发生率, f1 和 f2,
是 使用 至 计算 至 总的数量 的 展开 或者 带宽
应用 至 这 涉及 时钟 在 管脚 1. 作 这 时钟 是 制造
这 转变 从 f1 至 f2, 这 数量 的 时间 和 sweep
波形 播放 一个 非常 重要的 role 在 这 数量 的 emi
减少 认识到 从 一个 sscg 时钟.
这 调制 domain 分析器 是 使用 至 visualize 这
sweep 波形 和 sweep 时期.
图示 2
显示 这
调制 profile 的 一个 65 mhz sscg 时钟. 注意 那 这
真实的 sweep 波形 是 不一个 简单的 sine 或者 sawtooth
波形.
图示 2
也 显示 一个 scan 的 这 一样 sscg
时钟 使用 一个 spectrum 分析器. 在 这个 scan 你 能 看
一个 6.48-db 减少 在 这 顶峰 rf 活力 当 使用 这
sscg 时钟.
调制 比率
spectrum 展开 时钟 发生器 utilize 频率
调制 (fm) 至 distribute energy 在 一个 明确的 带宽 的
发生率. 这 最大 频率 的 这 时钟 (fmax) 和
最小 频率 的 这 时钟 (fmin) 决定 这个 带宽 的
发生率. 这 时间 必需的 至 转变 从 fmin 至 fmax
和 后面的 至 fmin 是 这 时期 的 这 调制 比率, tmod.
调制 比率的 sscg clocks 是 generally 涉及 至 在
条款 的 频率 或者 fmod = 1/tmod.
这 输入 时钟 频率, fin, 和 这 内部的 分隔物 计数,
cdiv, 决定 这 调制 比率. 在 一些 sscg 时钟
发生器, 这 选择 范围 确定 这 内部的 分隔物
计数. 在 其它 sscg clocks, 这 内部的 分隔物 计数 是 fixed
在 这 运行 范围 的 这部分. 这 cy25560 有 一个 fixed
分隔物 计数 的 1166.
CY25560
CY25560CY25560
7
6
5
VDD
s0 = "m" (n/c)
s1 = "0" (地)
77
6
6
5 5
VDD VDD
VDD
S0
S1
S0S0
S1
S1
sscc = "1"
sscc = "1"
s1 = "0" (地)
s0 = "1" s0 = "1"
s1 = "1"
sscc = "1"
图示 1. 三-水平的 逻辑 examples
时钟 频率 = fc = 200 mhz
时钟 时期 = tc =1/200 mhz = 5.0 ns.
tc = 5.0 ns
50 %
50 %
: 点此下载
