3.3v 4k/8k/16k x 16/18 双-port 静态的 内存
cy7c024v/025v/026v
cy7c0241v/0251v/036v
初步的
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
october 18, 1999
1
特性
• 真实 双-ported 记忆 cells 这个 准许 simulta-
neous 进入 的 这 一样 记忆 location
• 4/8/16k x 16 organization (cy7c024v/025v/026v)
• 4/8k x 18 organization (cy7c0241v/0251v)
• 16k x 18 organization (cy7c036v)
• 0.35-micron cmos 为 最佳的 速/电源
• 高-速 进入: 15
[1]
/20/25 ns
• 低 运行 电源
—
起作用的: i
CC
= 115 毫安 (典型)
— 备用物品: i
SB3
= 10
µ
一个 (典型)
• 全部地 异步的 运作
• 自动 电源-向下
• expandable 数据 总线 至 32/36 位 或者 更多 使用 mas-
ter/从动装置 碎片 选择 当 使用 更多 比 一个 设备
• 在-碎片 arbitration 逻辑
• semaphores 包含 至 准许 软件 handshaking
在 端口
•INT
标记 为 端口-至-端口 交流
• 独立的 upper-字节 和 更小的-字节 控制
• 管脚 选择 为 主控 或者 从动装置
• 商业的 和 工业的 温度 范围
• 有 在 100-管脚 tqfp
• 管脚-兼容 和 functionally 相等的 至
idt70v24, 70v25, 和 7v0261.
注释:
1. call 为 有效性.
2. i/o
8
–i/o
15
为 x16 设备; i/o
9
–i/o
17
为 x18 设备.
3. i/o
0
–i/o
7
为 x16 设备; i/o
0
–i/o
8
为 x18 设备.
4. 一个
0
–A
11
为 4k 设备; 一个
0
–A
12
为 8k 设备; 一个
0
–A
13
为 16k 设备.
5. BUSY
是 一个 输出 在 主控 模式 和 一个 输入 在 从动装置 模式.
r/w
L
OE
L
i/o
8/9l
–i/o
15/17l
i/o
控制
地址
Decode
一个
0L
–A
11/12/13l
CE
L
OE
L
r/w
L
BUSY
L
i/o
控制
CE
L
中断
Semaphore
Arbitration
SEM
L
INT
L
m/s
UB
L
LB
L
i/o
0L
–i/o
7/8l
r/w
R
OE
R
i/o
8/9l
–i/o
15/17r
CE
R
UB
R
LB
R
i/o
0L
–i/o
7/8r
UB
L
LB
L
逻辑 块 图解
一个
0L
–A
11/1213l
真实 双-ported
内存 排列
一个
0R
–A
11/12/13r
CE
R
OE
R
r/w
R
BUSY
R
SEM
R
INT
R
UB
R
LB
R
地址
Decode
一个
0R
–A
11/12/13r
[2]
[2]
[3]
[3]
[5]
[5]
12/13/14
8/9
8/9
12/13/14
8/9
8/9
12/13/14 12/13/14
[4]
[4]
[4]
[4]
为 这 大多数 recent 信息, visit 这 cypress 网 站点 在 www.cypress.com