CY7C342B
使用 ultra37000
TM
为
所有 新 设计
文档 #: 38-03014 rev. *b 页 7 的 14
t
AWH
异步的 时钟 输入 高 时间
[5]
11 14 16
t
AWL
异步的 时钟 输入 低 时间
[5]
9 11 14
t
ACNT
最小 内部的 排列 时钟 频率 20 25
f
ACNT
最大 内部的 排列 时钟 频率
[5]
50 40 33.3
商业的 和 工业的 外部 一个同步的 切换 特性
在 运行 范围 (持续)
参数 描述
7c342b-15 7C342B–20
单位最小值 最大值 最小值 最大值
商业的 和 工业的 典型 内部的 切换 特性
在 运行 范围
参数 描述
7c342b-15 7c342b-20
单位最小值 最大值 最小值 最大值
t
在
专心致志的 输入 垫子 和 缓存区 延迟 3 4 ns
t
IO
i/o 输入 垫子 和 缓存区 延迟 3 4 ns
t
EXP
expander 排列 延迟 8 10 ns
t
LAD
逻辑 排列 数据 延迟 8 12 ns
t
LAC
逻辑 排列 控制 延迟 5 5 ns
t
OD
输出 缓存区 和 垫子 延迟
[3]
3 3 ns
t
ZX
[8]
输出 缓存区 使能 延迟
[3]
5 5 ns
t
XZ
输出 缓存区 使不能运转 延迟
[7]
5 5 ns
t
RSU
寄存器 设置-向上 时间 相关的 至 时钟 信号 在 寄存器 2 1 ns
t
RH
寄存器 支撑 时间 相关的 至 时钟 信号 在 寄存器 7 10 ns
t
获得
流动 通过 获得 延迟 1 1 ns
t
RD
寄存器 延迟 1 1 ns
t
COMB
[9]
transparent 模式 延迟 1 1 ns
t
IC
异步的 时钟 逻辑 延迟 6 8 ns
t
ICS
同步的 时钟 延迟 0 0 ns
t
FD
反馈 延迟 1 1 ns
t
前
异步的 register preset 时间 3 3 ns
t
CLR
异步的 寄存器 clear 时间 3 3 ns
t
PIA
可编程序的 interconnect 排列 延迟 时间 10 13 ns
t
在
专心致志的 输入 垫子 和 缓存区 延迟 5 7
t
IO
i/o 输入 垫子 和 缓存区 延迟 6 6
t
EXP
expander 排列 延迟 12 14
t
LAD
逻辑 排列 数据 延迟 12 14
t
LAC
逻辑 排列 控制 延迟 10 12
t
OD
输出 缓存区 和 垫子 延迟
[3]
5 5
t
ZX
[8]
输出 缓存区 使能 延迟
[3]
10 11
t
XZ
输出 缓存区 使不能运转 延迟
[7]
10 11
t
RSU
寄存器 设置-向上 时间 相关的 至 时钟 信号 在 寄存器 6 8 10
t
RH
寄存器 支撑 时间 相关的 至 时钟 信号 在 寄存器 4 6 8
t
获得
流动 通过 获得 延迟 3 4
t
RD
寄存器 延迟 1 2
注释:
7. c1 = 5 pf.
8. 样本 测试 仅有的 为 一个 输出 改变 的 500 mv.
9. 这个 规格 guarantees 这 最大 combinatorial 延迟有关联的 和 这 macrocell 寄存器 绕过 当 这 macrocell 是 配置 为 combinatorial
运作.
: 点此下载
