ds21352/ds21552
7 的 137
3. 介绍
这 ds21352/552 是 3.3v/5v superset 版本 的这 popular ds2152 t1 单独的-碎片 transceiver
offering 这 新 特性 列表 在下. 所有 的 这 或者iginal 特性 的 这 ds2152 有 被 retained 和
软件 创建 为 这 原来的 devices 是 transferable 在 这 ds21352/552.
新 特性 (之后 这 ds2152)
interleaving pcm 总线 运作
integral hdlc 控制 和 64-字节 缓存区 configurable 为 fdl 或者 ds0 运作
ieee 1149.1 jtag-boundary scan architecture
3.3v (ds21352 仅有的) 供应
特性
选项 为 non–multiplexed 总线 运作
crystal–less jitter attenuation
3.3v i/o 在 所有 scts
额外的 硬件 signaling 能力 包含:
– receive signaling reinsertion 至 一个 backplane multiframe 同步
– 有效性 的 signaling 在 一个 独立的 pcm 数据 stream
– signaling freezing
– 中断 发生 在 改变 的 signaling 数据
能力 至 计算 和 审查 crc6 符合 至 这 japanese 标准
能力 至 通过 这 f–bit 位置 通过 这 elastic stores 在 这 2.048 mhz backplane 模式
可编程序的 in–band 循环 代号 发生器 和 探测器
每 频道 loopback 和 空闲 代号 嵌入
rcl, rlos, rra, 和 rais alarms now 中断 在 改变 的 状态
8.192 mhz 时钟 输出 synthesized 至 rclk
hdlc 控制 能 是 配置 为 fdl
增加 的 硬件 管脚 至 表明 运输车 丧失 &放大; signaling freeze
线条 接口 函数 能 是 完全地 decoupled 从 这 framer/formatter 至 准许:
– 接口 至 视力的, hdsl, 和 其它 nrz 接口
– 是 能 至 “tap” 这 transmit 和 receive双极 数据 streams 为 monitoring 目的
– 是 能 corrupt 数据 和 insert framing errors, crc errors, 等
transmit 和 receive elastic stores now 有 独立 backplane clocks
: 点此下载
