9/61
DSM2190F4
表格 3. 管脚 描述
管脚 名字 类型 描述
adio0-15 在 十六 地址 输入 从 这 dsp.
CNTL0 在 起作用的 低 写 strobe 输入 (wr
) 从 这 dsp
CNTL1 在 起作用的 低 读 strobe 输入 (rd
) 从 这 dsp.
CNTL2 在 起作用的 低 字节 记忆 选择 (bms
) 信号 从 这 dsp.
重置
在
起作用的 低 重置 输入 从 系统. resets dsm i/o 端口, 页 寄存器 内容, 和 其它
dsm 配置 寄存器. 必须 是 逻辑 低 在 电源-向上.
pa0-7 i/o 第八 数据 总线 信号 连接 至 dsp 管脚 d8 - d15.
pb0-7 i/o
第八 configurable 端口 b 信号 和 这 下列的 功能:
1. mcu i/o – dsp 将 写 或者 读 管脚 直接地 在 runtime 和 csiop 寄存器.
2. cpld 输出 macrocell (mcellab0-7 或者 mcellbc0-7) 输出.
3. 输入 至 这 plds (输入 macrocells).
便条: 各自 的 这 四 port b 信号 pb0-pb3 将 是 配置 在 run-时间 作 也 标准
cmos 或者 为 高 回转 比率. 各自 的 这 四 端口 b 信号 pb3-pb7 将 是 配置 在
run-时间 作 也 标准 cmos 或者 打开 流 输出.
pc0-7 i/o
第八 configurable 端口 c 信号 和 这 下列的 功能:
1. mcu i/o – dsp 将 写 或者 读 管脚 直接地 在 runtime 和 csiop 寄存器.
2. cpld 输出 macrocell (mcellbc0-7) 输出.
3. 输入 至 这 plds (输入 macrocells).
4. 管脚 pc0, pc1, pc5, 和 pc6 能 optionally 表格 这 jtag ieee-1149.1 isp 串行
接口 作 信号 tms, tck, tdi, 和 tdo 各自.
5. 管脚 pc3 和 pc4 能 optionally 表格 这 增强 jtag 信号 tstat 和 terr
各自. 减少 isp 程序编制 时间 用 向上 至 30% 当 使用 在 增加 至 这
标准 四 jtag 信号: tdi, tdo, tms, tck.
6. 管脚 pc3 能 optionally 是 配置 作 这 准备好/busy 输出 至 表明 flash 记忆
程序编制 状态 在 并行的 程序编制. 将 是 polled 用 dsp 或者 使用 作 dsp
中断 至 表明 当 flash 记忆 字节 程序编制 或者 擦掉 行动 是
完全.
便条 1: port c 管脚 pc2 输入 (或者 任何 pld 输入 管脚) 能 是 连接 至 这 dsp ioms
输出.
看 图示 6.
便条 2: 当 使用 作 一般 i/o, 各自 的 这 第八 端口 c 信号 将 是 配置 在 run-时间
作 也 标准 cmos 或者 打开 流 输出.
便条 3: 这 jtag isp 管脚 将 是 多路复用 和 其它 i/o 功能.
pd0-2 i/o
三 configurable port d 信号 和 这 下列的 功能:
1. mcu i/o – dsp 将 写 或者 读 管脚 直接地 在 runtime 和 csiop 寄存器.
2. 输入 至 这 plds (非 有关联的 输入 macrocells, routes 直接地 在 plds).
3. cpld 输出 (外部 碎片 选择). 做 不 consume 输出 macrocells.
4. 管脚 pd1 能 optionally 是 配置 作 clkin, 一个 一般 时钟 输入 至 pld.
5. 管脚 pd2 能 optionally 是 配置 作 csi
, 一个 起作用的 低 碎片 选择 输入 至 选择 flash
记忆. flash 记忆 是 无能 至 conserve 更多 电源 当 csi
是 逻辑 高. 能
连接 csi
至 adsp-218x pwdack 输出 信号.
便条 1: 端口 d 管脚 pd0 (或者 任何 pld 输入 管脚) 能 是 连接 至 这 dsp a16 输出. 看
图示 6
便条 2: 端口 d 管脚 pd1 (或者 任何 pld 输入 管脚) 能 是 连接 至 这 dsp a17 输出. 看
图示 6.
便条 3: 端口 d 管脚 pd2 (或者 任何 pld 输入 管脚) 能 是 连接 至 这 dsp a18 输出. 看
图示 6
V
CC
供应 电压
地 地面 管脚
: 点此下载
