ess 技术, 公司 sam0191-052901 3
es3880 产品 brief
管脚 描述
管脚 描述
表格 1 lists 这 管脚 描述 为 这 es3880.
表格 1 es3880 管脚 描述 列表
名字 号码 i/o 定义
VDD 1, 31, 51 I 3.3v 电源 供应.
RAS# 2 O 行 地址 strobe.
DWE# 3 O dram 写 使能.
da[8:0] 12:4 O dram 多路复用 行 和 column 地址 总线.
dbus[15:0] 28:13 i/o dram 数据 总线.
RESET# 29 I 系统 重置.
VSS 30, 50, 80, 100 I 地面.
yuv[7:0] 39:32 O yuv[7:0] 8-位 video 数据 总线.
VSYNC 40 i/o vertical 同步.
HSYNC 41 i/o horizontal 同步.
CPUCLK 42 I risc 和 系统 时钟 输入. cpuclk 是 使用 仅有的 如果 sel_pll[1:0] = 00 至 绕过
pll.
PCLK2X 43 i/o doubled 54 mhz pixel 时钟.
PCLK 44 i/o 27 mhz pixel 时钟.
aux[7:0] 54:52, 49:45 i/o auxiliary 控制 管脚 7:0. aux0 和 aux1 是 打开 collectors.
ld[7:0] 62:55 i/o risc 接口 数据 总线.
LWR# 63 O risc 接口 写 使能.
LOE# 64 O risc 接口 输出 使能.
lcs[3,1,0]# 65, 66, 67 O risc 接口 碎片 选择.
la[17:0] 87:82, 79:68 O risc 接口 地址 总线.
VPP 81 I 5.0v 电源 供应.
ACLK 88 i/o 主控 时钟 为 外部 音频的 dac.
AOUT
89
O 音频的 接口 串行 数据 输出 当 选择.
sel_pll0
I 系统 和 dsck 输出 时钟 频率 选择 在 重置 时间. 这 矩阵变换 在下 lists
这 有 时钟 发生率 和 它们的 各自的 pll 位 settings.
ATCLK 90 i/o 音频的 transmit 位 时钟.
在FS
91
O 音频的 transmit 框架 同步.
sel_pll1 I 谈及 至 这 描述 和 矩阵变换 为 sel_pll0 管脚 89.
DA9 92 O dram 多路复用 行 和 column 地址 线条 9.
DOE# O dram 输出 使能.
AIN 93 I 音频的 串行 数据 输入.
ARCLK 94 I 音频的 receive 位 时钟.
ARFS 95 I 音频的 receive 框架 同步.
TDMCLK 96 I tdm 串行 时钟.
sel_pll1 sel_pll0 DCLK
0 0 绕过 pll (输入 模式)
0 1 54 mhz (输出 模式) default
1 0 67.5 mhz (输出 模式)
1 1 81.0 mhz (输出 模式)
: 点此下载
