VCO 部分
这 VCO 需要 一个 外部 电容 C1 和
一个 或者 二 外部 电阻器 (r1 或者 R1 和 r2). re-
sistor R1 和 电容 C1 决定 这 频率
范围 的 这 VCO 和 电阻 R2 使能 这 VCO
至 有 一个 频率 补偿 如果 必需的. 这 高 输入
阻抗 (10
12
Ω
) 的 这 VCO simplifiers 这 设计
的 低-通过 过滤 用 permitting 这 设计者 一个 宽
选择 的 电阻-至-电容 ratios. 在 顺序 不 至
加载 这 低-通过 过滤, 一个 源-追随着 输出 的 这
VCO 输入 电压 是 提供 在 终端 10 (de-
MODULATED 输出). 如果 这个 终端 是 使用, 一个
加载 电阻 (r
S
)of10k
Ω
或者 更多 应当 是 con-
nected 从 这个 终端 至 V
SS
. 如果 unused 这个 termi-
nal 应当 是 left 打开. 这 VCO 能 是 连接
也 直接地 或者 通过 频率 dividers 至 这
比较器 输入 的 这 阶段 comparators. 一个 全部
cos/mos逻辑 摆动是 有 在 这 输出 的 这
VCO 和 准许 直接 连接 至 cos/mos fre-
quency dividers 此类 作 这
hcc/hcf4024b
,
hcc/hcf4018b
,
hcc/hcf4020b
,
hcc/hcf4022b
,
hcc/hcf4029b
,和
hbc/hbf4059a
. 一个 或者 更多
hcc/hcf4018b
(前settable Divide-用-n 计数器) 或者
hcc/hcf4029B
(前settable Up/向下 Counter), 或者
hbc/hbf4059A
(可编程序的 分隔-用-”n” 计数器), 一起
和 这
hcc/hcf4046b
(阶段-锁 循环) 能
是 使用 至 build 一个 微小功率 低-频率 syn-
thesizer. 一个 逻辑 0 在 这 INHIBIT 输入 ”enables” 这
VCO 和 这 源 追随着, 当 一个 逻辑 1 ”turns
off” 两个都 至 降低 保卫-用 电源 消耗量.
阶段 Comparators
这 阶段-比较器 信号 输入 (终端 14)
能 是 直接-结合 提供 这 信号 摆动 是
在里面 cos/mos 逻辑 水平 [logic ”0”
≤
30 %
(v
DD
–V
SS
), 逻辑 ”1”
≥
70 % (v
DD
-v
SS
)]. 为
小 swings 这 信号 必须 是 capacitively
结合 至 这 自-偏置 放大器 在 这 信号
输入. 阶段 比较器 I 是 一个 独有的-或者 网-
工作 ; 它 运作 analagously 至 一个 在-驱动 bal-
anced mixer. 至 maximize 这 锁 范围, 这
信号-和 比较器-输入 发生率 必须 有
一个 50% 职责 循环. 和 非 信号 或者 噪音 在 这 sig-
nal 输入, 这个 阶段 比较器 有 一个 平均
输出 电压 equal 至 V
DD
/2. 这 低-通过 过滤
连接 至 这 输出 的 阶段 比较器 I sup-
plies 这 averaged 电压 至 这 VCO 输入, 和
导致 这 VCO 至 oscillate 在 这 中心 频率
(f
o
). 这 频率 范围 的 输入 信号 在 这个
这 PLL 将 锁 如果 它 是 initially 输出 的 锁 是 定义
作 这 频率 俘获 范围 (2 f
c
). 这 频率
范围 的 输入 信号 在 这个 这 循环 将 停留
锁 如果 它 是 initially 在 锁 是 定义 作 这 fre-
quency 锁 范围 (2 f
L
). 这 俘获 范围 是
≤
这
锁 范围. 和 阶段 比较器 I 这 范围 的
发生率 在 这个 这 PLL 能 acquire 锁
(俘获 范围) 是 依赖 在 这 低-通过-过滤
特性, 和 能 是 制造 作 大 作 这
锁 范围. 阶段-比较器 I 使能 一个 PLL sys-
tem 至 仍然是 在 锁 在 spite 的 高 amounts 的
噪音 在 这 输入 信号. 一个 典型的 的 这个
类型 的 阶段 比较器 是 那 它 将 锁 面向
输入 发生率 那 是 关闭 至 和声学 的 这
VCO 中心-频率. 一个 第二 典型的 是
那 这 阶段 角度 在 这 信号 和 这
比较器 输入 varies 在 0
°
和 180
°
, 和
是 90
°
在 这 中心 频率. 图. (一个) 显示 这
典型, triangular, 阶段-至-输出 回馈 char-
acteristic 的 阶段-比较器 i. 典型 波形
为 一个 cos/mos 阶段-锁-循环 employing
阶段 比较器 I 在 锁 情况 的 f
o
是 显示
在 图. (b). 阶段-比较器 II 是 一个 边缘-控制
数字的 记忆 网络. 它 组成 的 四 flip-flop
stages, 控制 gating, 和 一个 三-平台 输出-cir-
cuit comprising p- 和 n-类型 驱动器 having 一个 com-
mon 输出 node. 当 这 p-mos 或者 n-mos
驱动器 是 在 它们 拉 这 输出 向上 至 V
DD
或者 向下
至 V
SS
, 各自. 这个 类型 的 阶段 比较器
acts 仅有的 在 这 积极的 edges 的 这 信号 和
比较器 输入. 这 职责 循环 的 这 信号 和
比较器 输入 是 不 重要的 自从 积极的
transitions 控制 这 PLL 系统 utilizing 这个 类型
的 比较器. 如果 这 信号-输入 频率 是 高等级的
比 这 比较器-输入 频率, 这 p-类型
输出 驱动器 是 maintained 在 大多数 的 这 时间, 和
两个都 这 n- 和 p-驱动器 止 (3 状态) 这 仍然是-
der 的 这 时间. 如果 这 信号-输入 频率 是 更小的
比 这 比较器-输入 频率, 这 n-类型
输出 驱动器 是 maintained 在 大多数 的 这 时间, 和
两个都 这 n- 和 p-驱动器 止 (3 状态) 这 仍然是-
der 的 这 时间. 如果 这 信号 和 比较器-输入
发生率 是 这 一样, 但是 这 信号 输入 lags
这 比较器 输入 在 阶段, 这 n-类型 输出
驱动器 是 maintained 在 为 一个 时间 相应的 至
这 阶段 区别. 如果 这 信号 和 比较器-
输入 发生率 是 这 一样, 但是 这 比较器
输入 lags 这 信号 在 阶段, 这 p-类型 输出
驱动器 是 maintained 在 为 一个 时间 相应的 至
这 阶段 区别. subsequently, 这 电容
电压 的 这 低-通过 过滤 连接 至 这个 阶段
比较器 是 调整 直到 这 信号 和 com-
parator 输入 是 equal 在 两个都 阶段 和 fre-
quency. 在 这个 稳固的 要点 两个都 p- 和 n-类型 输出
驱动器 仍然是 止 和 因此 这 阶段 比较器
输出 变为 一个 打开 电路 和 holds 这 volt-
age 在 这 电容 的 这 低-通过 过滤 常量.
Moreover 这 信号 在 这 ”phase pulses” 输出 是
一个 高 水平的 这个 能 是 使用 为 表明 一个 锁
情况. 因此, 为 阶段 比较器 ii, 非 阶段
区别 exists 在 信号 和 比较器
hcc/hcf4046b
2/13
: 点此下载
