ad976/ad976a
–8–
rev. c
数据
有效的
t
6
t
3
t
1
t
10
t
9
转变 转变ACQUIRE
模式
数据
总线
不
有效的
hi-z
数据
有效的
BUSY
r/
C
t
7
t
8
t
11
t
13
ACQUIRE
t
2
t
4
PREVIOUS
数据 有效的
t
5
PREVIOUS
数据 有效的
t
14
hi-z
图示 2. 转换 定时 和 输出 使能 之后 转换 (
CS
系 低)
模式
BUSY
r/
C
数据
总线
CS
t
6
t
12
t
1
转变 ACQUIRE
hi-z
数据 有效的
t
7
ACQUIRE
t
9
t
12
t
12
t
12
t
1
t
3
t
4
t
14
hi-z
图示 3. 使用
CS
至 控制 转换 和 读 定时
转换 控制
这 ad976/ad976a 是 控制 用 二 信号: r/
C
和
CS
,
作 显示 在 计算数量 2 和 3. 至 initiate 一个 转换 和 放置
这 样本/支撑 电路 在 这 支撑 状态, 两个都 这 r/
C
和
CS
信号 必须 是 brought 低 为 非 较少 比 50 ns. once 这
转换 处理 begins, 这
BUSY
信号 将 go 低 直到
这 转换 是 完全. 在 这 终止 的 一个 转换,
BUSY
将 返回 高, 和 这 结果 有效的 数据 将 是 有 在
这 数据 总线. 在 这 第一 转换 之后 这 ad976/ad976a
是 powered 向上, 这 数据 输出 将 是 indeterminate.
这 ad976/ad976a exhibits 二 模式 的 转换. 在 这
模式 demonstrated 在 图示 2, 转换 定时 是 控制
用 一个 负的-going r/
C
信号, 在 least 50 ns 宽. 在 这个 模式
这
CS
管脚 是 总是 系 低, 和 这 仅有的 限制 放置 在 如何
长 这 r/
C
信号 能 仍然是 低 是 这 desired 抽样 比率.
较少 比 83 ns 之后 这 initiation 的 一个 转换, 这
BUSY
信号 将 是 brought 低 和 仍然是 低 直到 这 转换 是
完全 和 这 输出 变换 寄存器 有 被 updated 和
这 新 二进制的 twos complement 数据.
图示 3 demonstrates 这 ad976/ad976a 转换 定时,
使用
CS
至 控制 两个都 这 转换 处理 和 这 读
的 输出 数据. 至 运作 在 这个 模式, 这 r/
C
信号 应当
是 brought 低 非 较少 比 10 ns 在之前 这 下落 边缘 的 一个
CS
脉冲波 (50 ns 宽) 是 应用 至 这 模数转换器. once 这些 二 脉冲
是 应用,
BUSY
将 go 低 和 仍然是 低 直到 一个 变换器-
sion 是 完全. 之后 一个 最大 的 4
µ
s (ad976a 仅有的),
BUSY
将 又一次 返回 高, 和 并行的 数据 将 是 有效的 在
这 模数转换器 输出. 至 达到 这 最大 100 khz/200 kHz
throughput 比率 的 这 部分, 这 负的 going r/
C
和
CS
控制 信号 应当 是 应用 每 5
µ
s (ad976a). 它 应当
也 是 指出 那 虽然 所有 r/
C
和
CS
commands 将 是
ignored once 一个 转换 有 begun, 这些 输入 能 是
asserted 在 一个 转换; i.e., 一个 读 在 转换 能
是 执行. 电压 过往旅客 在 这些 输入 可以 喂养
通过 至这 相似物 电路系统 和 影响 转换 结果.
: 点此下载
