max186/max188
内部的 和 外部 时钟 模式
这 max186/max188 将 使用 也 一个 外部 串行
时钟 或者 这 内部的 时钟 至 执行 这
successive-approximation 转换. 在 两个都 时钟
模式, 这 外部 时钟 shifts 数据 在 和 输出 的 这
max186/max188. 这 t/h acquires 这 输入 信号 作
这 last 三 位 的 这 控制 字节 是 clocked 在
din. 位 pd1 和 pd0 的 这 控制 字节 程序 这
时钟 模式. 计算数量 7 通过 10 显示 这 定时
特性 一般 至 两个都 模式.
外部 时钟
在 外部 时钟 模式, 这 外部 时钟 不 仅有的 shifts
数据 在 和 输出, 它 也 驱动 这 相似物-至-数字的 con-
版本 步伐. sstrb 脉冲 高 为 一个 时钟 时期
之后 这 last 位 的 这 控制 字节. successive-approxi-
mation 位 decisions 是 制造 和 呈现 在 dout 在
各自 的 这 next 12 sclk 下落 edges (看 图示 6).
sstrb 和 dout go 在 一个 高-阻抗 状态 当
CS
变得 高; 之后 这 next
CS
下落 边缘, sstrb 将
输出 一个 逻辑 低. 图示 8 显示 这 sstrb 定时 在
外部 时钟 模式.
这 转换 必须 完全 在 一些 最小 时间, 或者
else droop 在 这 样本-和-支撑 电容 将
降级 转换 结果. 使用 内部的 时钟 模式 如果 这
时钟 时期 超过 10µs, 或者 如果 串行-时钟 interruptions
可以 导致 这 转换 间隔 至 超过 120µs.
低-电源, 8-频道,
串行 12-位 adcs
12 ______________________________________________________________________________________
SSTRB
CS
SCLK
DIN
DOUT
14 8 12 16 20 24
开始
SEL2 SEL1 SEL0
uni/
BIP
scl/
DIFF
PD1 PD0
B11
MSB
B10 B9 B8 B7 B6 B5 B4 B3 B2 B1
B0
LSB
ACQUISITION
1.5µs (clk = 2mhz)
空闲
filled 和
ZEROS
空闲
转换
t
ACQ
一个/d 状态
RB1
RB2
RB3
• • •
• • •
• • •
• • •
CS
SCLK
DIN
DOUT
t
CSH
t
CSS
t
CL
t
DS
t
DH
t
DV
t
CH
t
做
t
TR
t
CSH
图示 6. 24-位 外部 时钟 模式 转换 定时 (spi, qspi 和 microwire 兼容)
图示 7. 详细地 串行-接口 定时
: 点此下载
