数字的 地面
积极的 供应 电压, +5v ±5%
max186/max188
低-电源, 8-频道,
串行 12-位 adcs
_______________________________________________________________________________________ 7
管脚 名字 函数
12 REFADJ
13 AGND 相似物 地面. 也 在- 输入 为 单独的-结束 conversions.
14 DGND
15 DOUT
串行 数据 输出. 数据 是 clocked 输出 在 这 下落 边缘 的 sclk. 高 阻抗 当
CS
是 高.
16 SSTRB
17 DIN
18
CS
19 SCLK
输入 至 这 涉及-缓存区 放大器. 至 使不能运转 这 涉及-缓存区 放大器, 系 refadj 至
V
DD
.
串行 时钟 输入. clocks 数据 在 和 输出 的 串行 接口. 在 外部 时钟 模式, sclk 也 sets
这 转换 速. (职责 循环 必须 是 40% 至 60% 在 外部 时钟 模式.)
串行 strobe 输出. 在 内部的 时钟 模式, sstrb 变得 低 当 这 max186/max188 begin 这
一个/d 转换 和 变得 高 当 这 转换 是 完毕. 在 外部 时钟 模式, sstrb 脉冲
高 为 一个 时钟 时期 在之前 这 msb decision. 高 阻抗 当
CS
是 高 (外部模式).
起作用的-低 碎片 选择. 数据 将 不 是 clocked 在 din 除非
CS
是 低. 当
CS
是 高, dout
是 高 阻抗.
串行 数据 输入. 数据 是 clocked 在 在 这 rising 边缘 的 sclk.
20
V
DD
+5V
3k
C
加载
DGND
DOUT
C
加载
DGND
3k
DOUT
一个. 高-z 至 v
OH
和 v
OL
至 v
OH
b. 高-z 至 v
OL
和 v
OH
至 v
OL
+5V
3k
C
加载
DGND
DOUT
C
加载
DGND
3k
DOUT
一个 v
OH
至 高-z b v
OL
至 高-z
图示 1. 加载 电路 为 使能 时间
图示 2. 加载 电路 为 无能 时间
INPUT
SHIFT
寄存器
CONTROL
逻辑
INT
时钟
OUTPUT
SHIFT
寄存器
+2.46v
REFERENCE
(max186)
t/h
ANALOG
INPUT
MUX
12-bit
SAR
模数转换器
在
DOUT
SSTRB
V
DD
DGND
V
SS
SCLK
DIN
CH0
CH1
CH3
CH2
CH7
CH6
CH5
CH4
AGND
REFADJ
VREF
输出
REF
时钟
+4.096v
20k
≈
1.65
1
2
3
4
5
6
7
8
10
11
12
13
15
16
17
18
19
MAX186
MAX188
CS
SHDN
一个
20
14
9
图示 3. 块 图解
________________________________________________管脚 描述 (持续)
: 点此下载
