首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:828448
 
资料名称:AD7655AST
 
文件大小: 684K
   
说明
 
介绍:
Low Cost 4-Channel 1 MSPS 16-Bit ADC
 
 


: 点此下载
  浏览型号AD7655AST的Datasheet PDF文件第2页
2
浏览型号AD7655AST的Datasheet PDF文件第3页
3
浏览型号AD7655AST的Datasheet PDF文件第4页
4
浏览型号AD7655AST的Datasheet PDF文件第5页
5

6
浏览型号AD7655AST的Datasheet PDF文件第7页
7
浏览型号AD7655AST的Datasheet PDF文件第8页
8
浏览型号AD7655AST的Datasheet PDF文件第9页
9
浏览型号AD7655AST的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0–6–
AD7655
管脚 函数 描述
管脚
号码 Mnemonic 类型 描述
1, 47, 48 AGND P 相似物 电源 地面 管脚.
2 AVDD P 输入 相似物 电源 管脚. nominally 5 v.
3A0DIMultiplexer 选择. 当 低, 这 相似物 输入 ina1 和 inb1 是 抽样 同时发生地,
然后 转变. 当 高, 这 相似物 输入 ina2 和 inb2 是 抽样 同时发生地, 然后
转变.
4 BYTESWAP DI 并行的 模式 选择 (8-/16-位). 当 低, 这 lsb 是 输出 在 d[7:0] 和 这 msb 是
输出 在 d[15:8]. 当 高, 这 lsb 是 输出 在 d[15:8] 和 这 msb 是 输出 在 d[7:0].
5a/
B
DI 数据 频道 选择. 在 并行的 模式, 当 低, 这 数据 从 频道 b 是 读.
当 高, 这 数据 从 频道 一个 是 读. 在 串行 模式, 当 高, 频道 一个 是
输出 第一 followed 用 频道 b. 当 低, 频道 b 是 输出 第一 followed 用 频道 一个.
6, 20 DGND 数字的 电源 地面 管脚.
7 IMPULSE DI 模式 选择. 当 高, 这个 输入 选择 一个 减少 电源 模式, impulse. 在 这个
模式, 这 电源 消耗 是 大概 均衡的 至 这 抽样 比率. 当 低,
这 模式 正常的 是 选择.
8 ser/
PAR
DI 串行/并行的 选择 输入. 当 低, 这 并行的 端口 是 选择; 当 high, 这 串行
接口 模式 是 选择 和 一些 位 的 这 数据 总线 是 使用 作 一个 串行 端口.
9, 10 d[0:1] 位 0 和 位 1 的 这 并行的 端口 数据 输出 总线. 当 ser/
PAR
是 高, 这些 输出
是 在 高 阻抗.
11, 12 d[2:3] 或者 di/o 当 ser/
PAR
是 低, 这些 输出 是 使用 作 位 2 和 位 3 的 这 并行的 端口 数据
输出 总线.
divsclk[0:1] 当 ser/
PAR
是 高, ext/
INT
是 低 和 rdc/sdin 是 低 这个 是 这 串行 主控
读 之后 转变 模式, 这些 输入, 部分 的 这 串行 端口, 是 使用 至 慢 向下 如果 desired 这
内部的 串行 时钟 这个 clocks 这 数据 输出. 在 这 其它 串行 模式, 这些 输入 是 不 使用.
13 D[4] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 4 的 这 并行的 端口 数据 输出 总线.
或者 ext/
INT
当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 作 一个 数字的 选择 输入 为
choosing 这 内部的 或者 一个 外部 数据 时钟, called 各自, 主控 和 从动装置 模式. 和
ext/
INT
系 低, 这 内部的 时钟 是 选择 在 sclk 输出. 和 ext/
INT
设置 至 一个 逻辑
高, 输出 数据 是 同步 至 一个 外部 时钟 信号 连接 至 这 sclk 输入.
14 D[5] di/o 当 ser/
PAR
是 低, 这个 输出 是 使用 作 位 5 的 这 并行的 端口 数据 输出 总线.
或者 invsync 当 ser/
PAR
是 高, 这个 输入, 部分 的 这 串行 端口, 是 使用 至 选择 这 起作用的 状态 的
这 同步 信号. 当 低, 同步 是 起作用的 高. 当 高, 同步 是 起作用的 low.
管脚 配置
36
35
34
33
32
31
30
29
28
27
26
25
13 14 15 16 17 18 19 20 21 22 23 24
1
2
3
4
5
6
7
8
9
10
11
12
48 47 46 45 44 39 38 3743 42 41 40
管脚 1
IDENTIFIER
视图
(不 至 规模)
DVDD
CNVST
PD
重置
CS
RD
EOC
AGND
AVDD
A0
BYTESWAP
一个/
B
DGND
IMPULSE
ser/
PAR
D0
D1
d2/divsclk[0]
BUSY
D15
D14
D13
AD7655
d3/divsclk[1]
D12
AGND
AGND
INA1
INAN
INA2
REFA
REFB
INB2
INBN
INB1
REFGND
REF
d4/ext/
INT
d5/invsync
d6/invsclk
d7/rdc/sdin
OGND
OVDD
DVDD
DGND
d8/sdout
d9/sclk
d10/同步
d11/rderror
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com