idt7130sa/la 和 idt7140sa/la
高-速 1k x 8 双-端口 静态的 内存 和 中断 军队 和 商业的 温度 范围
6.01 12
真实 tables
表格 i — 非-contention
读/写 控制
(4)
left 或者 正确的 端口
(1)
r/
WW
WW
W
CECE
CECE
CE
OEOE
OEOE
OE
D
0–7
函数
X H X Z 端口 无能 和 在 电源-
向下 模式, i
SB2
或者 i
SB4
XHX Z
CE
R
=
CE
L
=
V
IH
, 电源-向下
模式, i
SB1
或者 i
SB3
L L X 数据
在
数据 在 端口 写 在记忆
(2)
H L L 数据
输出
数据 在 记忆 输出 在 端口
(3)
H L H Z 高 阻抗 输出
注释:
2689 tbl 13
1. 一个
0L
– 一个
10L
≠
一个
0R
– 一个
10R
.
2. 如果
BUSY
= l, 数据 是 不 写.
3. 如果
BUSY
= l, 数据 将 不 是 有效的, 看 t
WDD
和 t
DDD
定时.
4. 'h' = v
IH
, 'l' = v
IL
, 'x' = don’t 小心, 'z' = 高 阻抗
表格 iii — 地址 busy arbitration
输入 输出
一个
0L
-一个
9L
CECE
CECE
CE
L
CECE
CECE
CE
R
一个
0R
-一个
9R
BUSYBUSY
BUSYBUSY
BUSY
L
(1)
BUSYBUSY
BUSYBUSY
BUSY
R
(1)
函数
XX
非 相一致
H H 正常的
HX
相一致
H H 正常的
XH
相一致
H H 正常的
LL
相一致
(2) (2) 写 inhibit
(3)
注释:
2689 tbl 15
1. 管脚
BUSY
L
和
BUSY
R
是 两个都 输出 为 idt7130 (主控). 两个都 是
输入 为 idt7140 (从动装置).
BUSY
X
输出 在 这 idt7130 是 打开 流,
不 推-拉 输出. 在 slaves 这
BUSY
X
输入 内部 inhibits 写.
2. 'l' 如果 这 输入 至 这 opposite 端口 是 稳固的 较早的 至 这 地址 和
使能 输入 的 这个 端口. 'h' 如果 这 输入 至 这 opposite 端口 became
稳固的 之后 这 地址 和 使能 输入 的 这个 端口. 如果 taps 是 不 符合,
也
BUSY
L
或者
BUSY
R
= 低 将 结果.
BUSY
L
和
BUSY
R
输出 能
不 是 低 同时发生地.
3. 写 至 这 left 端口 是 内部 ignored 当
BUSY
L
输出 是
驱动 低 regardless 的 真实的 逻辑 水平的 在 这 管脚. 写 至 这 正确的
端口 是 内部 ignored 当
BUSY
R
输出 是 驱动 低 关于-
较少 的 真实的 逻辑 水平的 在 这 管脚.
表格 ii — 中断 标记
(1,4)
left 端口 正确的 端口
r/
WW
WW
W
L
CECE
CECE
CE
L
OEOE
OEOE
OE
L
一个
9L
– 一个
0L
INTINT
INTINT
INT
L
r/
WW
WW
W
R
CECE
CECE
CE
R
OEOE
OEOE
OE
R
一个
9L
– 一个
0R
INTINT
INTINT
INT
R
函数
LLX 3FF XXXX X L
(2)
设置 正确的
INT
R
标记
X X X X X X L L 3FF H
(3)
重置 正确的
INT
R
标记
XXX X L
(3)
L L X 3FE X 设置 left
INT
L
标记
X L L 3FE H
(2)
X X X X X 重置 left
INT
L
标记
注释
:
2689 tbl 14
1. 假设
BUSY
L
=
BUSY
R
= v
IH
2. 如果
BUSY
L
= v
IL
, 然后 非 改变.
3. 如果
BUSY
R
= v
IL
, 然后 非 改变.
4. 'h' = 高,' l' = 低,' x' = don’t 小心
: 点此下载
