8
idt7132sa/la 和 idt 7142sa/la
高 速 2k x 8 双 端口 静态的 内存 军队, 工业的 和 商业的 温度 范围
定时 waveform 的读 循环 非. 2, 也 一侧
(1)
注释:
1. r/
W
= v
ih,
CE
= v
il,
和 是
OE
= v
il.
地址 是 有效的 较早的 至 这 coincidental 和
CE
转变 低.
2. t
BDD
延迟 是 必需的 仅有的 在 这 情况 在哪里 这 opposite 端口 是 完成 一个 写 运作 至 这 一样 地址 location. 为 同时发生的 读 行动,
BUSY
有
非 relationship 至 有效的 输出 数据.
3. 开始 的 有效的 数据 取决于 在 这个 定时 变为 有效的 last t
AOE
, t
ACE
,
t
AA
, 和
t
BDD
.
4. 定时 取决于 在 这个 信号 是 asserted last,
OE
或者
CE
.
5. 定时 取决于 在 这个 信号 是 de-asserted 第一,
OE
或者
CE
.
定时 waveform 的读 循环 非. 1, 也 一侧
(1)
地址
数据
输出
t
RC
t
OH
PREVIOUS 数据 有效的
t
AA
t
OH
数据 有效的
2692 drw 07
t
BDDH
(2,3)
BUSY
输出
CE
t
HZ
(5)
t
LZ
(4)
t
PD
(3)
有效的 数据
t
PU
50%
OE
数据
输出
电流
I
CC
I
SS
50%
2692 drw 08
t
LZ
(4)
t
HZ
(5)
t
ACE
t
AOE
(3)
: 点此下载
