首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:835017
 
资料名称:IDT72V01L15J
 
文件大小: 149K
   
说明
 
介绍:
3.3 VOLT CMOS ASYNCHRONOUS FIFO
 
 


: 点此下载
  浏览型号IDT72V01L15J的Datasheet PDF文件第4页
4
浏览型号IDT72V01L15J的Datasheet PDF文件第5页
5
浏览型号IDT72V01L15J的Datasheet PDF文件第6页
6
浏览型号IDT72V01L15J的Datasheet PDF文件第7页
7

8
浏览型号IDT72V01L15J的Datasheet PDF文件第9页
9
浏览型号IDT72V01L15J的Datasheet PDF文件第10页
10
浏览型号IDT72V01L15J的Datasheet PDF文件第11页
11
浏览型号IDT72V01L15J的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
8
商业的 和 工业的
温度 范围
idt72v01/72v02/72v03/72v04/72v05/72v06 3.3v 异步的 先进先出
512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9, 8,192 x 9 和 16,384 x 9
运行 模式:
小心 必须 是 带去 至 使确信 那 这 适合的 标记 是 监控 用 各自
系统 (i.e.
FF
是 监控 在 这 设备 在哪里
W
是 使用;
EF
是 监控
在 这 设备 在哪里
R
是 使用). 为 额外的 信息, 谈及 至 tech 便条
8:
运行 fifos 在 全部 和 empty boundary 情况
和 tech 便条
6:
designing 和 fifos.
单独的 设备 模式
一个 单独的 idt72v01/72v02/72v03/72v04/72v05/72v06 将 是 使用
当 这 应用 (所需的)东西 是 为 512/1,024/2,048/4,096/8,192/
16,384 words 或者 较少. 这些 设备 是 在 一个 单独的 设备 配置 当
这 expansion 在 (
XI
) 控制 输入 是 grounded (看 图示 12).
这些 fifos 能 容易地 是 adapted 至 产品 当 这 (所需的)东西
是 为 更好 比 512/1,024/2,048/4,096/8,192/16,384 words. 图示 14
demonstrates depth expansion 使用 三 idt72v01/72v02/72v03/72v04/
72v05/72v06s. 任何 depth 能 是 attained 用 adding 额外的 idt72v01/
72v02/72v03/72v04/72v05/72v06s. 这些 设备 运作 在 这 depth
expansion 模式 当 这 下列的 情况 是 符合:
1. 这 第一 设备 必须 是 designated 用 grounding 这 第一 加载 (
FL
) 控制
输入.
2. 所有 其它 设备 必须 有
FL
在 这 高 状态.
3. 这 expansion 输出 (
XO
) 管脚 的 各自 设备 必须 是 系 至 这 expansion
在 (
XI
) 管脚 的 这 next 设备. 看 图示 14.
4. 外部 逻辑 是 需要 至 发生 一个 composite 全部 标记 (
FF
) 和 empty
标记 (
EF
). 这个 需要 这 oring 的 所有
EF
s 和 oring 的 所有
FF
s (i.e.
所有 必须 是 设置 至 发生 这 准确无误的 composite
FF
或者
EF
). 看 图示 14.
5. 这 retransmit (
RT
) 函数 和 half-全部 标记 (
HF
) 是 不 有
在 这 depth expansion 模式.
为 额外的 信息, 谈及 至 tech 便条 9:
cascading fifos 或者 先进先出
modules.
用法 模式:
宽度 expansion
文字 宽度 将 是 增加 simply 用 连接 这 相应的 输入
控制 信号 的 多样的 设备. 状态 flags (
EF
,
FF
HF
) 能 是 发现
从 任何 一个 设备. 图示 13 demonstrates 一个 18-位 文字 宽度 用 使用
二 idt72v01/72v02/72v03/72v04/72v05/72v06s. 任何 文字 宽度 能 是
attained 用 adding 额外的 idt72v01/72v02/72v03/72v04/72v05/72v06s
(图示 13).
双向的 运作
产品 这个 需要 数据 buffering 在 二 系统 (各自
系统 有能力 的 读 和 写 行动) 能 是 达到 用 pairing
idt72v01/72v02/72v03/72v04/72v05/72v06s 作 显示 在 图示 16. 两个都
depth expansion 和 宽度 expansion 将 是 使用 在 这个 模式.
数据 流动-通过
二 类型 的 流动-通过 模式 是 permitted, 一个 读 流动-通过 和
写 流动-通过 模式. 为 这 读 流动-通过 模式 (图示 17), 这 先进先出
准许 一个 读 的 一个 单独的 文字 之后 writing 一个 文字 的 数据 在 一个 empty
先进先出. 这 数据 是 使能 在 这 总线 在 (t
WEF
+ t
一个
) ns 之后 这 rising 边缘 的
W
, called 这 第一 写 边缘, 和 它 仍然是 在 这 总线 直到 这
R
线条 是 raised
从 低-至-高, 之后 这个 这 总线 将 go 在 一个 三-状态 模式 之后
t
RHZ
ns. 这
EF
线条 将 有 一个 脉冲波 表明 temporary deassertion 和
然后 将 是 asserted.
在 这 写 流动-通过 模式 (图示 18), 这 先进先出 准许 这 writing 的
一个 单独的 文字 的 数据 立即 之后 读 一个 文字 的 数据 从 一个 全部 先进先出.
R
线条 导致 这
FF
至 是 deasserted 但是 这
W
线条 正在 低 导致
它 至 是 asserted 又一次 在 anticipation 的 一个 新 数据 文字. 在 这 rising 边缘
W
, 这 新 文字 是 承载 在 这 先进先出. 这
W
线条 必须 是 toggled 当
FF
是 不 asserted 至 写 新 数据 在 这 先进先出 和 至 increment 这 写 pointer.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com