z80180/z8s180/z8l180
Zilog 增强 z180 微处理器
DS971800401
p r e l i m i n 一个 r y
1-11
1
/nmi.
非-maskable 中断 (输入, 负的 边缘 trig-
gered). /nmi 有 一个 高等级的 priority 比 /int 和 是 总是
公认的 在 这 终止 的 一个 操作指南, regardless 的 这
状态 的 这 中断 使能 flip-flops. 这个 信号 forces
cpu 执行 至 continue 在 location 0066h.
/rd.
reopcoded (输出, 起作用的 低, 触发-状态). /rd indi-
cated 那 这 cpu wants 至 读 数据 从 记忆 或者 一个
i/o 设备. 这 addressed i/o 或者 记忆 设备 应当
使用 这个 信号 至 门 数据 面向 这 cpu 数据 总线.
/rfsh.
refresh (输出, 起作用的 低). 一起 和
/mreq, /rfsh indicates 那 这 电流 cpu 机器
循环 和 这 内容 的 这 地址 总线 应当 是 使用
为 refresh 的 动态 memories. 这 低 顺序 8 位 的
这 地址 总线 (a7 - a10) 包含 这 refresh 地址.
这个 信号 是 analogous 至 这 /ref 信号 的 这
z64180.
/rts0.
要求 至 send 0 (输出, 起作用的 低). 这个 是 一个
可编程序的 modem 控制 信号 为 asci 频道 0.
rxa0, rxa1.
receive 数据 0 和 1 (输入, 起作用的 高).
这些 信号 是 这 receive 数据 至 这 asci 途径.
rxs.
clocked 串行 receive 数据 (输入, 起作用的 高).
这个 线条 是 这 接受者 数据 为 这 csio 频道. rxs 是
多路复用 和 这 /cts1 信号 为 asci 频道 1.
st.
状态 (输出, 起作用的 高). 这个 信号 是 使用 和
这 /m1 和 /halt 输出 至 decode 这 状态 的 这 cpu
机器 循环.
/tend0, /tend1.
转移 终止 0 和 1 (输出, 起作用的
低). 这个 输出 是 asserted 起作用的 在 这 last 写
循环 的 一个 dma 运作. 它 是 使用 至 表明 这 终止 的
这 块 转移. /tend0 是 多路复用 和 cka1.
测试.
测试 (输出, 不 在 插件 版本). 这个 管脚 是 为 测试
和 应当 是 left 打开.
tout.
计时器 输出 (输出, 起作用的 高). t
输出
是 这 脉冲波
输出 从 prt 频道 1. 这个 线条 是 多路复用 和
a18 的 这 地址 总线.
txa0, txa1.
transmit 数据 0 和 1 (输出, 起作用的
高). 这些 信号 是 这 transmitted 数据 从 这
asci 途径. transmitted 数据 改变 是 和 re-
spect 至 这 下落 边缘 的 这 transmit 时钟.
txs.
clocked 串行 transmit 数据 (输出, 起作用的 高).
这个 线条 是 这 transmitted 数据 从 这 csio 频道.
/wait.
wait (输入, 起作用的 低). /wait 表明 至 这
mpu 那 这 addressed 记忆 或者 i/o 设备 是 不
准备好 为 一个 数据 转移. 这个 输入 是 抽样 在 这 下降-
ing 边缘 的 t2 (和 subsequent wait states). 如果 这 输入 是
抽样 低, 然后 这 额外的 wait states 是 inserted
直到 这 /wait 输入 是 抽样 高, 在 这个 时间 execu-
tion 将 continue.
/wr.
写 (输出, 起作用的 低, 触发-状态).
/wr 表明
那 这 cpu 数据 总线 holds 有效的 数据 至 是 贮存 在 这
addressed i/o 或者 记忆 location.
xtal.
结晶 (输入, 起作用的 高).
结晶 振荡器 con-
nection. 这个 管脚 应当 是 left 打开 如果 一个 外部 时钟 是
使用 instead 的 一个 结晶. 这 振荡器 输入 是 不 一个 ttl
水平的 (涉及 直流 特性).
一些 管脚 是 使用 为 不同的 情况, 取决于
在 这 circumstance.
多路复用 管脚 描述
表格 3. 状态 summary
ST
/halt /m1
运作
0 1 0 cpu 运作
(1st opcode fetch)
1 1 0 cpu 运作 (2nd opcode 和
3rd opcode fetch)
1 1 1 cpu 运作
(mc 除了 为 opcode fetch)
0 X 1 dma 运作
0 0 0 halt 模式
1 0 1 睡眠 模式
(包含 系统 停止 模式)
注释:
x = 保留
mc = 机器 循环
a18 / /t
输出
在 重置, 这个 管脚 是 initialized 作
a18 管脚. 如果 也 toc1 或者 toc0 位 的
这 计时器 控制 寄存器 (tcr) 是 设置
至 1, tout 函数 是 选择. 如果
toc1 和 toc0 是 cleared 至 0, a18
函数 是 选择.
cka0 / /dreq0
在 重置, 这个 管脚 是 initialized 作
cka0 管脚. 如果 也 dm1 或者 sm1 在
dma 模式 寄存器 (dmode) 是 设置 至
1, /dreq0 函数 是 总是 选择.
cka1 / /tend0
在 重置, 这个 管脚 是 initialized 作
cka1 管脚. 如果 cka1d 位 在 asci 控制
寄存器 ch1 (cntla1) 是 设置 至 1,
/tend0 函数 是 选择. 如果 cka1d
位 是 设置 至 0, cka1 函数 是
选择.
rxs / /cts1
在 重置, 这个 管脚 是 initialized 作
rxs 管脚. 如果 cts1e 位 在 asci 状态
寄存器 ch1 (stat1) 是 设置 至 1, /cts
1
函数 是 选择. 如果 cts1e 位 是 设置
至 0, rxs 函数 是 选择.
: 点此下载
