1997 十一月 25 2
飞利浦 半导体 产品 规格
阶段-锁-循环 和 vco 74hc/hct4046a
特性
•
低 电源 消耗量
•
centre 频率 的 向上 至 17 mhz (典型值.) 在 v
CC
= 4.5 V
•
选择 的 三 阶段 comparators: 独有的-或者;
边缘-triggered jk flip-flop;
边缘-triggered rs flip-flop
•
极好的 vco 频率 线性
•
vco-inhibit 控制 为 开关 keying 和 为 低
备用物品 电源 消耗量
•
minimal 频率 逐渐变化
•
运行 电源 供应 电压 范围:
vco 部分 3.0 至 6.0 V
数字的 部分 2.0 至 6.0 V
•
零 电压 补偿 预定的 至 运算-放大 buffering
•
输出 能力: 标准
•
I
CC
类别: msi.
一般 描述
这 74hc/hct4046a 是 高-速 si-门 cmos
设备 和 是 管脚 兼容 和 这 “4046” 的 这
“4000b” 序列. 它们 是 指定 在 遵从 和
电子元件工业联合会 标准 非. 7a.
这 74hc/hct4046a 是 阶段-锁-循环 电路 那
comprise 一个 直线的 电压-控制 振荡器 (vco) 和
三 不同的 阶段 comparators (pc1, pc2 和 pc3)
和 一个 一般 信号 输入 放大器 和 一个 一般
比较器 输入.
这 信号 输入 能 是 直接地 结合 至 大 电压
信号, 或者 indirectly 结合 (和 一个 序列 电容) 至
小 电压 信号. 一个 自-偏差 输入 电路 keeps 小
电压 信号 在里面 这 直线的 区域 的 这 输入
放大器. 和 一个 被动的 低-通过 过滤, 这 “4046a”
形式 一个 第二-顺序 循环 pll. 这 极好的 vco
线性 是 达到 用 这 使用 的 直线的 运算-放大
技巧.
这 vco 需要 一个 外部 电容 c1 (在
C1
一个
和 c1
B
) 和 一个 外部 电阻 r1 (在
R
1
和 地) 或者 二 外部 电阻器 r1 和 r2
(在 r
1
和 地, 和 r
2
和 地). 电阻 r1
和 电容 c1 决定 这 频率 范围 的 这
vco. 电阻 r2 使能 这 vco 至 有 一个 频率
补偿 如果 必需的.
这 高 输入 阻抗 的 这 vco 使简化 这 设计
的 低-通过 过滤 用 给 这 设计者 一个 宽 选择 的
电阻/电容 范围. 在 顺序 不 至 加载 这 低-通过
过滤, 一个 demodulator 输出 的 这 vco 输入 电压 是
提供 在 管脚 10 (dem
输出
). 在 contrast 至 常规的
技巧 在哪里 这 dem
输出
电压 是 一个 门槛
电压 更小的 比 这 vco 输入 电压, here 这
DEM
输出
电压 相等 那 的 这 vco 输入. 如果
DEM
输出
是 使用, 一个 加载 电阻 (r
S
) 应当 是 连接
从 dem
输出
至 地; 如果 unused, dem
输出
应当 是 left
打开. 这 vco 输出 (vco
输出
) 能 是 连接
直接地 至 这 比较器 输入 (竞赛
在
), 或者 连接
通过 一个 频率-分隔物. 这 vco 输出 信号 有 一个 职责
因素 的 50% (最大 预期的 背离 1%), 如果 这
vco 输入 是 使保持 在 一个 常量 直流 水平的. 一个 低 水平的 在
这 inhibit 输入 (inh) 使能 这 vco 和 demodulator,
当 一个 高 水平的 转变 两个都 止 至 降低 备用物品
电源 消耗量.
这 仅有的 区别 在 这 hc 和 hct 版本 是
这 输入 水平的 规格 的 这 inh 输入. 这个 输入
使不能运转 这 vco 部分. 这 sections 的 这 比较器
是 完全同样的, 所以 那 那里 是 非 区别 在 这
SIG
在
(管脚 14) 或者 竞赛
在
(管脚 3) 输入 在 这 hc
和 hct 版本.
阶段 comparators
这 信号 输入 (sig
在
) 能 是 直接地 结合 至 这
自-偏置 放大器 在 管脚 14, 提供 那 这 信号
摆动 是 在 这 标准 hc 家族 输入 逻辑 水平.
电容的 连接 是 必需的 为 信号 和 小
swings.
阶段 比较器 1 (pc1)
这个 是 一个 独有的-或者 网络. 这 信号 和
比较器 输入 发生率 (f
i
) 必须 有 一个 50% 职责
因素 至 获得 这 最大 locking 范围. 这 转移
典型的 的 pc1, 假设 波纹 (f
r
=2f
i
) 是
suppressed, 是:
在哪里 v
DEMOUT
是 这 demodulator 输出 在 管脚 10;
V
DEMOUT
=V
PC1OUT
(通过 低-通过 过滤).
这 阶段 比较器 增益 是:
这 平均 输出 电压 从 pc1, 喂养 至 这 vco
输入 通过 这 低-通过 过滤 和 seen 在 这 demodulator
输出 在 管脚 10 (v
DEMOUT
), 是 这 resultant 的 这 阶段
differences 的 信号 (sig
在
) 和 这 比较器 输入
(竞赛
在
) 作 显示 在 图.6. 这 平均 的 v
DEMOUT
是
equal 至
1
⁄
2
V
CC
当 那里 是 非 信号 或者 噪音 在
SIG
在
和 和 这个 输入 这 vco oscillates 在 这 centre
频率 (f
o
). 典型 波形 为 这 pc1 循环 锁
在 f
o
是 显示 在 图.7.
V
DEMOUT
V
CC
π
-----------
φ
SIGIN
φ
COMPIN
–
()
=
K
p
V
CC
π
-----------
Vr
⁄()
˙
.
=
: 点此下载
