持续 从 preceding 页.
做 输出 format (串行 数据 输出)
这 lc7218 包含 一个 28-位 内部的 变换 寄存器 那 能 是 使用 至 输出 这 下列的 数据 从 做: 这 in0 和
in1 输入 端口 states, 这 一般-目的 计数器 (20-位 二进制的 计数器) 和 这 unlock 发现 电路 state.
这 内容 的 这 变换 寄存器 是 latched 在 这 要点 那 串行 数据 输出 模式 是 选择.
非. 4758-9/16
lc7218, 7218m, 7218jm
非. 控制 块/数据 描述 related 数据
(5)
(6)
(7)
(8)
(9)
(10)
(11)
分隔物 选择 数据
DV
敏锐的 选择
数据
SP
一般-目的
计数器 输入 管脚
选择 数据
SC
一般-目的
计数器
频率/时期 模式
切换 数据
SF
一般-目的
计数器 计数 时间
选择 数据
GT
时间 根基 输出
控制 数据
TB
lsi 测试 模式 控制
数据
T
0
, t
1
• dv 选择 这 local 振荡器 输入 管脚. (fmin 或者 amin)
• sp switches 这 输入 频率 范围 当 amin 是 选择.
*
don’t 小心
• sc 选择 这 输入 管脚 (hctr 或者 lctr) 为 这 一般-目的 计数器.
• sf 选择 这 度量 类型 (频率 或者 时期) 当 lctr 是 选择.
当 hctr 是 选择, sf 是 ignored 和 这 lc7218 运作 在 频率 度量
模式.
*
don’t 小心
• gt 选择 这 度量 时间 在 频率 度量 模式 和 这 号码 的 时期
在 时期 度量 模式.
gt = 0: 60 ms/一个 时期
gt = 1: 120 ms/二 时期
(频率 度量/时期 度量)
• 当 tb 是 设置 至 1 一个 8 hz 40% 职责 时钟 时间 根基 信号 是 输出 从 out0. o
0
位 是
ignored 在 这个 模式.
• T
0
和 t
1
转变 这 lsi 在 测试 和 正常的 运行 模式. 这 测试 模式 和 有
非 用户 related 功能. 两个都 t
0
和 t
1
必须 总是 是 设置 至 0.
是 确信 至 设置 两个都 t
0
和 t
1
至 0 之后 电源 是 应用.
CTEN
GT
CTEN
SC
SF
O
0
DV SP 输入 管脚 输入 频率 范围 (mhz)
1
*
FMIN 10 至 130
0 1 AMIN 2 至 40
0 0 AMIN 0.5 至 10
DV SP 输入 管脚 度量 类型
1
*
HCTR 频率 度量 (sine 波)
0 1 LCTR 频率 度量 (sine 波)
0 0 LCTR 时期 度量 (脉冲波 波形)
非. 数据 描述
(1)
输入 端口 数据 • 这 值 的 这 in0 和 in1 输入 端口 是 latched 在 i
0
和 i
1
.
I
0
和 i
1
I
0
←
在
0
, i
1
←
在
1
一般-目的 • 这 c
19
至 c
0
数据 是 latched 从 值 的 这 一般-目的 20-位 二进制的 计数器.
(2) 计数器 二进制的 数据 C
19
←
20-位 二进制的 计数器 msb
C
19
至 c
0
C
0
→
20-位 二进制的 计数器 lsb
• 这 ul3 至 ul0 数据 是 latched 从 这 unlock 发现 电路.
pll unlock 状态 数据
ul0: 1.11
(3)
ul3 至 ul0
ul1: 2.22 这些 位 是 设置 至 1 如果 一个 阶段 区别 在 excess 的 这些 时间 (在 µs) 是 发现.
ul2: 3.33 (为 一个 7.2 mhz 结晶)
ul3: 0.55
: 点此下载
