设计 程序
(持续)
电流 压力 为 这 inductor 和 转变 设备, 和 re-
quires 一个 bigger 输出 电容 为 这 一样 输出 电压
波纹 必要条件. 一个 合理的 值 是 设置 这 波纹
电流 至 是 30
%
的 这 直流 输出 电流. 自从 这 波纹
电流 增加 和 这 输入 电压, 这 最大 输入
电压 是 总是 使用 至 决定 这 电感. 这 直流
阻抗 的 这 inductor 是 一个 关键 参数 为 这 effi-
ciency. 更小的 直流 阻抗 是 有 和 一个 bigger wind-
ing 范围. 一个 好的 tradeoff 在 这 效率 和 这 核心
大小 是 letting 这 inductor 铜 丧失 equal 至 2
%
的 这 输出-
放 电源.
输入 电容
一个 低 等效串联电阻 铝 或者 tantalum 电容 是 需要 是-
tween 这 流 的 这 高-一侧 场效应晶体管 和 地面 至 前-
vent 大 电压 过往旅客 从 appearing 在 这 输入.
这 电容 是 选择 为基础 在 这 RMS 电流 和
电压 (所需的)东西. 这 RMS 电流 是 给 用:
这 RMS 电流 reaches 它的 最大 (i
输出
/2) 当 V
在
相等 2V
输出
. 一个 并行的 的 一些 电容 将 是 re-
quired 至 满足 这 RMS 电流 比率. 为 一个 铝 ca-
pacitor, 这 电压 比率 应当 是 在 least 25
%
高等级的 比
这 最大 输入 电压. 如果 一个 tantalum 电容 是 使用,
这 电压 比率 应当 是 关于 两次 这 最大 输入
电压. 这 tantalum 电容 应当 也 是 surge 电流
测试 用 这 生产者. 它 是 也 推荐 至 放 一个
小 陶瓷的 电容 (0.1 µf) 在 这 V
在
管脚 和
地面.
输出 电容
这 选择 的 C
输出
是 驱动 用 这 最大 容许的
输出 电压 波纹. 这 输出 波纹 在 FPWM 模式 是 ap-
proximated 用:
这 等效串联电阻 期 plays 这 首要的 role 在 determining 这
电压 波纹. 低 等效串联电阻 铝 electrolytic 或者 tantalum
电容 (此类 作 Nichicon PL 序列, Sanyo os-con,
Sprague 593d, 594d, 和 AVX tps) 是 推荐.
Electrolytic 电容 是 不 推荐 为 温度
在下 −25˚C 自从 它们的 等效串联电阻 rises dramatically 在 cold tem-
perature. Tantalum 电容 有 一个 更 更好的 等效串联电阻
规格 在 cold 温度 和 是 preferred 为 低
温度 产品.
电源 MOSFETs
二 n-频道 逻辑-水平的 MOSFETs 是 必需的 为 这个 ap-
plication. MOSFETs 和 低 在-阻抗 和 总的 门
承担 是 推荐 至 达到 高 效率. 这
流-源 损坏 电压 比率 是 推荐
至 是 1.2 时间 这 最大 输入 电压.
肖特基 二极管 D
1
这 肖特基 二极管 D
1
是 使用 至 阻止 这 intrinsic 身体
二极管 的 这 低-一侧 场效应晶体管 Q
2
从 组织 在
这 dead 时间 当 两个都 MOSFETs 是 止. 自从 这 为-
ward 电压 的 D
1
是 较少 比 这 身体 二极管, 效率 能
是 改进. 这 损坏 电压 比率 的 D
1
是 前-
ferred 至 是 25
%
高等级的 比 这 最大 输入 电压.
自从 D
1
是 仅有的 在 为 一个 短的 时期 的 时间 (关于 200 ns
各自 循环), 这 平均 电流 比率 为 D
1
仅有的 需要
至 是 高等级的 比 30
%
的 这 最大 输出 电流. 它 是
重要的 至 放置 D
1
非常 关闭 至 这 流 和 源 的
Q
2
, extra parasitic 电感 在 这 并行的 循环 将 慢
这 转变-在 的 D
1
和 直接 这 电流 通过 这 身体 di-
ode 的 Q
2
.
R
1
和 R
2
(程序编制 输出 电压)
使用 这 下列的 formula 至 选择 这 适合的 电阻
值:
V
输出
=
V
REF
(1+r
1
/r
2
)
在哪里 V
REF
=
1.238v
选择 一个 值 为 R
2
在 10k
Ω
和 100k
Ω
. (使用 1
%
或者
高等级的 精度 metal 影片 电阻器).
电流 sense 电阻
这 值 的 这 sense 电阻 是 决定 用 这 迷你-
mum 电流 限制 电压 和 这 最大 顶峰 电流. 它
能 是 计算 作 跟随:
在哪里 TF 是 这 容忍 因素 的 这 sense 电阻.
PCB 布局 仔细考虑
布局 是 核心的 至 减少 noises 和 确保 指定 每-
formance. 这 重要的 指导原则 是 列表 作 跟随:
1. 降低 这 parasitic 电感 在 这 循环 的 输入 ca-
pacitors 和 mosfets: q1, Q2 用 使用 宽 和 短的
查出. 这个 是 重要的 因为 这 迅速 切换
电流, 一起 和 线路 电感 能 发生
大 电压 尖刺 这个 能 导致 噪音 问题.
2. 总是 降低 这 高-电流 地面 查出: 此类 作
这 查出 从 PGND 管脚 至 这 源 的 q2, 然后 至
这 负的 terminals 的 这 输出 电容.
3. 使用 专心致志的 (kelvin sense) 和 短的 查出 从
csh, CSL 管脚 至 这 sense 电阻, r3. 保持 这些
查出 away 从 噪音 查出 (此类 作 SW 查出, 和
门 查出).
4. 降低 这 查出 连接 Q2 和 这 肖特基 di-
ode. 任何 parasitic 电感 在 这 循环 能 延迟 这
转变-在 的 这 肖特基 二极管, 这个 diminishes 这 effi-
ciency 增益 从 adding d1.
5. 降低 这 查出 从 驱动器 (hdrv 管脚 和 LDRV
管脚) 至 这 MOSFETs 门.
6. 降低 这 查出 从 这 中心 的 这 输出 电阻
分隔物 至 这 FB 管脚 和 保持 它 away 从 噪音
来源 至 避免 噪音 pickup. 一个 专心致志的 sense 查出
(separated 从 这 电源 查出) 能 是 使用 至 con-
nect 这 顶 的 这 电阻 分隔物 至 这 输出. 这
sense 查出 确保 tight 规章制度 在 这 输出.
应用 电路
一个 典型 应用 电路 是 显示 在
图示 2
, 和 一些 的
这 组件 值 显示 在
表格 1
.
www.国家的.com9
: 点此下载
