AD7376
–9–rev. 0
表格 ii.
DR
WA
(dec) (
) 输出 状态
127 74 全部-规模
64 5035 midscale (
RS
= 0 情况)
1 9996 1 lsb
0 10035 零-规模
这 典型 分发 的 r
BA
从 设备 至 设备 相一致
是 处理 lot 依赖 having 一个
±
30% 变化. 这改变
在 rba 和 温度 有 一个 –300 ppm/
°
c 温度
系数.
程序编制 这 分压器 分隔物
电压 输出 运作
这 数字的 分压器 容易地 发生 一个 输出 电压
均衡的 至 这 输入 电压 应用 至 一个 给 终端.
为 例子 连接 a–terminal 至 +5 v 和 b–terminal 至
地面 生产 一个 输出 电压 在 这 wiper 这个 能 是
任何 值 开始 在 零 伏特 向上 至 1 lsb 较少 比 +5 v. 各自
lsb 的 电压 是 equal 至 这 电压 应用 横过 终端
ab 分隔 用 这 128-位置 决议 的 这 分压器
分隔物. 这 一般 等式 defining 这 输出 电压 和
遵守 至 地面 为 任何 给 输入 电压 应用 至 termi-
nals ab 是:
V
W
(
D
) =
D
/128
×
V
AB
+
V
B
运作 的 这 数字的 分压器 在 这 分隔物 模式
结果 在 更多 精确 运作 在 温度. here 这
输出 电压 是 依赖 在 这 比率 的 这 内部的 resis-
tors, 不 这 绝对 值; 因此, 这 逐渐变化 改进 至
5 ppm/
°
c.
地
V
DD
SDO
AD7376
7-位
串行
寄存器
Q
D
CK
7
R
7
SDI
CLK
一个
W
B
V
SS
SHDN
CS
RS
SHDN
7-位
RDAC
获得
图示 41. 块 图解
数字的 接合
这 ad7376 包含 一个 标准 三-线 串行 输入 控制
接口. 这 三 输入 是 时钟 (clk),
CS
和 串行 数据
输入 (sdi). 这 积极的-边缘 敏感的 clk 输入 需要
clean transitions 至 避免 clocking incorrect 数据 在 这 串行
输入 寄存器. 标准 逻辑 families 工作 好. 如果 机械的
switches 是 使用 为 产品 evaluation 它们 应当 是 de-
bounced 用 一个 flip-flop 或者 其它 合适的 意思. 当
CS
是
带去 起作用的 低 这 时钟 负载 数据 在 这 串行 寄存器 在
各自 积极的 时钟 边缘, 看 表格 iii. 这 last 七 位
clocked 在 这 串行 寄存器 将 是 transferred 至 这 7-位
rdac 获得, 看 图示 41. extra 数据 位 是 ignored. 这
串行-数据-输出 (sdo) 管脚 包含 一个 打开 流 n-频道
场效应晶体管. 这个 输出 需要 一个 拉-向上 电阻 在 顺序 至 转移
数据 至 这 next 包装’s sdi 管脚. 这个 准许 为 daisy chain-
ing 一些 rdacs 从 一个 单独的 处理器 串行 数据 线条.
时钟 时期 needs 至 是 增加 当 使用 一个 拉-向上 电阻
至 这 sdi 管脚 的 这 下列的 设备 在 这 序列. 电容的
加载 在 这 daisy chain node sdo-sdi 在 设备 必须
是 accounted 为 至 successfully 转移 数据. 当 daisy
chaining 是 使用, 这
CS
应当 是 保持 低 直到 所有 这 位 的
每 包装 是 clocked 在 它们的 各自的 串行 寄存器
insuring 那 这 数据 位 是 在 这 恰当的 解码 location.
这个 将 需要 14 位 的 数据 当 二 ad7376 rdacs
是 daisy chained. 在 关闭 (
SHDN
) 这 sdo 输出
管脚 是 强迫 至 这 止 (逻辑 高 状态) 至 使不能运转 电源 dissi-
pation 在 这 拉 向上 电阻. 看 图示 42 为 相等的 sdo
输出 电路 图式.
表格 iii. 输入 逻辑 控制 真实 表格
CLK
CS RS SHDN
寄存器 activity
L L H H 使能 sr, 使能 sdo 管脚.
P L H H shifts 一个 位 在 从 这 sdi
管脚. 这 seventh 先前
entered 位 是 shifted 输出 的 这
sdo 管脚.
X P H H 负载 sr 数据 在 7-位 rdac
获得.
X H H H 非 运作.
X X L H sets 7-位 rdac 获得 至 mid-
规模, wiper 集中, 和 sdo
获得 cleared.
X H P H latches 7-位 rdac 获得 至
40
H
.
X H H L opens 电路 电阻 a–terminal,
connects w 至 b, 转变 止 sdo
输出 晶体管.
便条
p = 积极的 边缘, x = don’t 小心, sr = 变换 寄存器.
: 点此下载
