rev. d
ad7476/ad7477/ad7478
–7–
管脚 配置
顶 视图
(不 至 规模)
6
5
4
1
2
3
V
DD
地
V
在
CS
SDATA
SCLK
ad7476/
ad7477/
AD7478
管脚 函数 描述
管脚
非. Mnemonic 函数
1V
DD
电源 供应 输入. 这 v
DD
范围 为 这 ad7476/ad7477/ad7478 是 从 2.35 v 至 5.25 v.
2GND 相似物 地面. 地面 涉及 要点 为 所有 电路系统 在 这 ad7476/ad7477/ad7478. 所有 相似物
输入 信号 应当 是 涉及 至 这个 地 电压.
3V
在
相似物 输入. 单独的-结束 相似物 输入 频道. 这 输入 范围 是 0 v 至 v
DD
.
4 SCLK 串行 时钟. 逻辑 输入. sclk 提供 这 串行 时钟 为 accessing 数据 从 这 部分. 这个 时钟
输入 是 也 使用 作 这 时钟 源 为 这 ad7476/ad7477/ad7478’s 转换 处理.
5 SDATA 数据 输出. 逻辑 输出.这 转换 结果 从 这 ad7476/ad7477/ad7478 是提供 在
这个 输出 作 一个串行 数据 stream. 这 位 是 clocked 输出 在 这 下落边缘 的 这 sclk 输入. 这
数据 stream 从 这 ad7476 组成 的 四 leading zeros followed 用 这 12 位 的 转换 数据,
这个 是 提供 msb first; 这 数据 stream 从 这 ad7477 组成 的 四 leading zeros followed
用 这 10 位 的 转换 数据, followed 用 二 trailing zeros, 这个 是 也 提供 msb 第一; 这
数据 stream 从 这 ad7478 组成 的 四 leading zeros followed 用 这 第八 位 的 转换
数据, followed 用 四 trailing zeros, 这个 是 提供 msb 第一.
6
CS
碎片 选择. 起作用的 低 逻辑 输入. 这个 输入 提供 这 双 函数 的 初始的 conversions 在
这 ad7476/ad7477/ad7478 和 framing 这 串行 数据 转移.
: 点此下载
