rev. 0
–3–
AD7676
定时 规格
标识 最小值 典型值 最大值 单位
谈及 至 计算数量 11 和 12
转变 pulsewidth t
1
5ns
时间 在 conversions t
2
2
µ
s
CNVST
低 至 busy 高 延迟 t
3
30 ns
busy 高 所有 模式 除了 在 主控 串行 读 t
4
1.25
µ
s
转变 模式
aperture 延迟 t
5
2ns
终止 的 转换 至 busy 低 延迟 t
6
10 ns
转换 时间 t
7
1.25
µ
s
acquisition 时间 t
8
750 ns
重置 pulsewidth t
9
10 ns
谈及 至 计算数量 13, 14, 和 15 (并行的 接口 模式)
CNVST
低 至 数据 有效的 延迟 t
10
1.25 ns
数据 有效的 至 busy 低 延迟 t
11
45 ns
总线 进入 要求 至 数据 有效的 t
12
40 ns
总线 relinquish 时间 t
13
515ns
谈及 至 计算数量 16 和 17 (主控 串行 接口 模式)
1
CS
低 至 同步 有效的 延迟 t
14
10 ns
CS
低 至 内部的 sclk 有效的 延迟 t
15
10 ns
CS
低 至 sdout 延迟 t
16
10 ns
CNVST
低 至 同步 延迟 t
17
525 ns
同步 asserted 至 sclk 第一 边缘 延迟
2
t
18
3ns
内部的 sclk 时期
2
t
19
25 40 ns
内部的 sclk 高
2
t
20
12 ns
内部的 sclk 低
2
t
21
7ns
sdout 有效的 建制 时间
2
t
22
4ns
sdout 有效的 支撑 时间
2
t
23
2ns
sclk last 边缘 至 同步 延迟
2
t
24
3ns
CS
高 至 同步 hi-z t
25
10 ns
CS
高 至 内部的 sclk hi-z t
26
10 ns
CS
高 至 sdout hi-z t
27
10 ns
busy 高 在 主控 串行 读 之后 转变
2
t
28
看 表格 i
CNVST
低 至 同步 asserted 延迟 t
29
1.25
µ
s
同步 deasserted 至 busy 低 延迟 t
30
25 ns
谈及 至 计算数量 18 和 19 (从动装置 串行 接口 模式)
外部 sclk 建制 时间 t
31
5ns
外部 sclk 起作用的 边缘 至 sdout 延迟 t
32
318ns
sdin 建制 时间 t
33
5ns
sdin 支撑 时间 t
34
5ns
外部 sclk 时期 t
35
25 ns
外部 sclk 高 t
36
10 ns
外部 sclk 低 t
37
10 ns
注释
1
在 串行 接口 模式, 这 同步, sclk, 和 sdout timings 是 定义 和 一个 最大 加载 c
L
的 10 pf; 否则, 这 加载 是 60 pf 最大.
2
在 串行 主控 读 在 转变 模式. 看 表格 i 为 串行 主控 读 之后 转变 模式.
规格 主题 至 改变 没有 注意.
(–40
c 至 +85
c, avdd = dvdd
= 5 v, ovdd = 2.7 v 至 5.25 v, 除非 否则 noted.)