8
LTC1278
转换 详细信息
这 ltc1278 使用 一个 successive approximation algorithm
和 一个 内部的 样本-和-支撑 电路 至 转变 一个
相似物 信号 至 一个 12-位 并行的 输出. 这 模数转换器 是
完全 和 一个 精确 涉及 和 一个 内部的 时钟.
这 控制 逻辑 提供 容易 接口 至 microproces-
sors 和 dsps. (请 谈及 至 这 数字的 接口
部分 为 这 数据 format.)
转换 开始 是 控制 用 这 cs 和 convst
输入. 在 这 开始 的 转换 这 successive approxi-
mation 寄存器 (sar) 是 重置. once 一个 转换 循环
有 begun 它 不能 是 restarted.
在 转换, 这 内部的 12-位 电容的 dac
输出 是 sequenced 用 这 sar 从 这 大多数 重大的
位 (msb) 至 这 least 重大的 位 (lsb). referring 至
图示 1, 这 一个
在
输入 connects 至 这 样本-和-支撑
电容 在 这 acquire 阶段, 和 这 比较器
测试 电路
加载 电路 为 输出 float delayload 电路 为 进入 定时
3k C
L
DBN
DGND
一个) 高-z 至 v
OH
(t
8
)
和 v
OL
至 v
OH
(t
6
)
C
L
DBN
3k
5V
b) 高-z 至 v
OL
(t
8
)
和 v
OH
至 v
OL
(t
6
)
DGND
ltc1278 ta08
3k 10pF
DBN
DGND
一个) v
OH
至 高-z
10pF
DBN
3k
5V
b) v
OL
至 高-z
DGND
1278 • ta08
shdn 至 convst wake-向上 定时
t
3
SHDN
CONVST
ltc1278 • tc03
APPLICATIONs iN为MATION
WUU
U
补偿 是 nulled 用 这 反馈 转变. 在 这个 acquire
阶段, 一个 最小 延迟 的 200ns 将 提供 足够的
时间 为 这 样本-和-支撑 电容 至 acquire 这
相似物 信号. 在 这 转变 阶段, 这 比较器
反馈 转变 opens, putting 这 比较器 在 这
V
DAC
ltc1278 f1
+
–
C
DAC
DAC
样本
支撑
C
样本
S
A
R
12-bit
获得
比较器
样本
SI
一个
在
图示 1. 一个
在
输入
cs 至 rd 建制 定时
t
1
CS
RD
ltc1278 • tc01
cs 至 convst 建制 定时
t
2
CS
CONVST
ltc1278 • tc02
德州仪器 i g diagra s
WU W
: 点此下载
