m24128-bw, m24128-br, m24256-bw, m24256-br
8/25
图示 6. 写 模式 sequences 和 wc=1 (数据 写 inhibited)
写 行动
下列的 一个 开始 情况 这 总线 主控 发送
一个 设备 选择 代号 和 这 r/w
位 (rw) 重置
至 0. 这 设备 acknowledges 这个, 作 显示 在
图示 7., 和 waits 为 二 地址 字节. 这 de-
恶行 responds 至 各自 地址 字节 和 一个 交流-
知识 位, 和 然后 waits 为 这 数据 字节.
writing 至 这 记忆 将 是 inhibited 如果 写
控制 (wc
) 是 驱动 高. 任何 写 操作指南
和 写 控制 (wc
) 驱动 高 (在 一个 pe-
riod 的 时间 从 这 开始 情况 直到 这 终止 的
这 二 地址 字节) 将 不 modify 这 记忆
内容, 和 这 accompanying 数据 字节 是
不
acknowledged, 作 显示 在图示 6..
各自 数据 字节 在 这 记忆 有 一个 16-位 (二
字节 宽) 地址. 这 大多数 重大的 字节 (ta-
ble 4.) 是 sent 第一, followed 用 这 least signifi-
cant 字节 (表格 5.). 位 b15 至 b0 表格 这
地址 的 这 字节 在 记忆.
当 这 总线 主控 发生 一个 停止 情况
立即 之后 这 ack 位 (在 这 “10
th
bit” 时间
slot), 也 在 这 终止 的 一个 字节 写 或者 一个 页
写, 这 内部的 记忆 写 循环 是 triggered.
一个 停止 情况 在 任何 其它 时间 slot 做 不
触发 这 内部的 写 循环.
之后 这 停止 情况, 这 延迟 t
W
, 和 这 suc-
cessful completion 的 一个 写 运作, 这 de-
恶行’s 内部的 地址 计数器 是 incremented
automatically, 至 要点 至 这 next 字节 地址 af-
ter 这 last 一个 那 是 修改.
在 这 内部的 写 循环, 串行 数据 (sda)
是 无能 内部, 和 这 设备 做 不 re-
spond 至 任何 requests.
字节 写
之后 这 设备 选择 代号 和 这 地址
字节, 这 总线 主控 发送 一个 数据 字节. 如果 这
addressed location 是 写-保护, 用 写
控制 (wc
) 正在 驱动 高, 这 设备 replies
停止
开始
字节 写 dev sel 字节 地址 字节 地址 数据 在
WC
开始
页 写 dev sel 字节 地址
字节 地址 数据 在 1
WC
数据 在 2
AI01120C
页 写
(内容'd)
wc (内容'd)
停止
数据 在 n
ACK ACK ACK 非 ack
r/w
ACK ACK ACK 非 ack
r/w
非 ack 非 ack