AI01520
地址
获得
a6-a10
(页 地址)
X DECODE
控制 逻辑
64K 排列
地址
获得
a0-a5
Y DECODE
V
PP
GEN 重置
SENSE 和 数据 获得
i/o 缓存区
EGW
页
加载
计时器 状态
TOGGLE 位
数据 POLLING
dq0-dq7
图示 3. 块 图解
写
写 行动 是 initiated 当 两个都 W 和 E
是 低 和 G 是 高.这 m28c16a/17a支持
两个都 E 和 W 控制 写 循环. 这 地址
是 latched 用 这 下落 边缘 的 E 或者 W 这个 总是
occurs last 和 这 数据 在 这 rising 边缘 of E 或者
W 这个 总是 occurs 第一. Once initiated 这 写
运作 是 内部 安排时间 直到 completion.
页 写
页 写 准许 向上 至 32 字节 至 是 consecu-
tively latched 在 这 记忆 较早的 至 初始的 一个
DQ7 DQ6 DQ5 DQ4 DQ3 DQ2 DQ1 DQ0
DP TB PLTS hi-z hi-z hi-z hi-z hi-z
图示 4. 状态 位 分派
DP = 数据 Polling
TB = Toggle 位
PLTS = 页 加载 计时器 状态
程序编制 循环. 所有 字节 必须 是 located 在 一个
单独的 页 地址, 那 是 A5 - A10 必须 是 这
一样 为 所有 字节. 这 页 写 能 是 initiated
在 任何 字节 写 运作.
下列的 这 第一 字节 写 操作指南 这 host
将 send 另一 地址 和 数据 向上 至 一个 maxi-
mum 的 t
WHWH
之后 这 rising边缘 的 E 或者 W 这个
总是 occurs 第一. 如果 一个 转变 的 E 或者 W 是 不
发现 在里面 t
WHWH
, 这 内部的 程序编制
循环 将 开始.
微控制器 控制 接口
这 m28c16a/17a 提供 二 写 运作
状态 位 和 一个 状态 管脚 那 能 是 使用 至
降低 这 系统 写 循环. 这些 信号 是
有 在 这 i/o 端口 位 DQ7 或者 DQ6 的 这
记忆 在 程序编制 循环 仅有的, 或者 作 这
RB 信号 在 一个 独立的 管脚.
数据 Polling 位 (dq7).
在 这 内部的 写
循环, 任何 attempt 至 读 这 last 字节 写 将
生产 在 DQ7 这 complementary 值 的 这
先前 latched 位. Once 这 写 循环 是 fin-
ished 这 真实 逻辑 值 呈现 在 DQ7 在 这
读 循环.
运作
(内容’d)
4/19
m28c16a, M28C17A