AD7266 初步的 技术的 数据
参数 规格 单位 测试 情况/comments
逻辑 输出
输出 高 电压, v
OH
V
驱动
– 0.2 v 最小值
输出 低 电压, v
OL
0.4 v 最大值
floating 状态 泄漏 电流 ±1 µa 最大值
floating 状态 输出 电容
3
10 pf 最大值
输出 编码 笔直地 (自然的) 二进制的
sgl/
DIFF
= 1 和 0 v 至 v
REF
范围 选择
twos complement
sgl/
DIFF
= 0; sgl/
DIFF
= 1 和 0 v 至 2 × v
REF
范围
转换 比率
转换 时间 14 sclk 循环 437.5 ns 和 sclk = 32 mhz
追踪/支撑 acquisition 时间
3
100 ns 最大值
throughput 比率 2 msps 最大值
电源 (所需的)东西
V
DD
2.7/5.25 v 最小值/v 最大值
V
驱动
2.7/5.25 v 最小值/v 最大值
I
DD
6
数字的 i/ps = 0 v 或者 v
驱动
正常的 模式 (静态的) 2 毫安 最大值
运算的, f
s
= 2 msps 6 毫安 最大值 V
DD
= 5 v
4 毫安 最大值 v
DD
= 3 v
partial 电源-向下 模式 TBD 毫安 最大值 f
s
= 200 ksps
partial 电源-向下 模式 500 µa 最大值 静态的
全部 电源-向下 模式 1 µa 最大值
电源 消耗
6
正常的 模式 (运算的) 30 mw 最大值 V
DD
= 5 v
partial 电源-向下 (静态的) 2.5 mw 最大值 V
DD
= 5 v
全部 电源-向下 (静态的) 5 µw 最大值 V
DD
= 5 v
注释
1
温度 范围 作 跟随: -40°c 至 +125°c
2
看 部分. terminology
3
样本 测试 在 最初的释放 至 确保 遵从.
4
relates 至 管脚 d
CAP
一个 或者 d
CAP
b.
5
看 涉及 部分 为 d
CAP
一个, d
CAP
b 输出 阻抗.
6
看 电源 相比 throughput 比率 部分.
定时 规格
表格 2. av
DD
= dv
DD
= 2.7 v 至 5.25 v, v
驱动
= 2.7 v 至 5.25 v, t
一个
= t
最大值
至 t
最小值
, 除非 否则 指出
参数 限制 在 t
最小值
, t
最大值
单位 描述
f
SCLK
10 khz 最小值
34 mhz 最大值
t
转变
14 × t
SCLK
ns 最大值 t
SCLK
= 1/f
SCLK
437.5 ns 最大值 f
SCLK
= 32 mhz, v
DD
= 5 v, f
样本
= 2 msps
560 ns 最大值 f
SCLK
= 25 mhz, v
DD
= 3 v, f
样本
= 1.5 msps
t
安静
35 ns 最大值
最小 时间 在 终止 的 串行 读 和 next 下落 边缘 的
CS
t
2
10 ns 最小值
CS
至 sclk 建制 时间
t
3
25 ns 最大值
延迟 从
CS
直到 d
输出
一个 和 d
输出
b 是 三-状态 无能
t
4
25 ns 最大值 数据 进入 时间 之后 sclk 下落 边缘.
t
5
0.4t
SCLK
ns 最小值 sclk 低 脉冲波 宽度
t
6
0.4t
SCLK
ns 最小值 sclk 高 脉冲波 宽度
t
7
5 ns 最小值 sclk 至 数据 有效的 支撑 时间
t
8
25 ns 最大值
CS
rising 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
t
9
60 ns 最小值
CS
rising 边缘 至 下落 边缘 pulsewidth
t
10
5 ns 最小值 sclk 下落 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
30 ns 最大值 sclk 下落 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
所有 定时 规格 给 是 和 一个 25 pf 加载 电容. 和 一个 加载 电容 更好 比 这个 值, 一个 数字的 buffer 或者 获得 必须 是 使用.
rev. prg | 页 4 的 17
: 点此下载
