áç
áçáç
áç
ST16C2552
rev. 4.2
2.97v 至 5.5v 双 uart 和 16-字节 先进先出
7
2.0 函数的 描述
2.1 cpu 接口
这 cpu 接口 是 8 数据 位 宽 和 3 地址 线条 和 控制 信号 至 execute 数据 总线 读 和
写 transactions. 这 2552 数据 接口 支持 这 intel 兼容 类型 的 cpus 和 它 是 兼容 至
这 industry 标准 16c550 uart. 非 时钟 (振荡器 也不 外部 时钟) 是 必需的 至 运作 一个 数据 总线
transaction. 各自 总线 循环 是 异步的 使用 cs#, ior# 和 iow# 信号. 两个都 uart 途径 share
这 一样 数据 总线 为 host 行动. 这 数据 总线 interconnections 是 显示 在图示 3.
.
2.2 设备 重置
这 重置 输入 resets 这 内部的 寄存器 和 这 串行 接口 输出 在 两个都 途径 至 它们的 default
状态 (看 这Ta b l e 1 1 ). 一个 起作用的 高 脉冲波 的 变长 比 40 ns 持续时间 将 是 必需的 至 活动 这 重置
函数 在 这 设备.
2.3 频道 一个 和 b 选择
这 uart 提供 这 用户 和 这 能力 至 bi-directionally 转移 信息 在 一个 外部 cpu
和 一个 外部 串行 交流 设备. 一个 逻辑 0 在 碎片 选择 管脚 (cs#) 准许 这 用户 至 选择 这
uart 和 然后 使用 这 频道 选择 (chsel) 管脚, 这 用户 能 选择 频道 一个 或者 b 至 配置, send
transmit 数据 和/或者 unload receive 数据 至/从 这 uart. 单独的 频道 选择 功能 是 显示 在
Ta bl e 1 .
F
IGURE
3. st16c2552 d
ATA
B
美国
I
NTERCONNECTIONS
T
能
1: c
HANNEL
一个
和
b s
ELECT
CS# CHSEL F
UNCTION
1 X uart de-选择
0 1 频道 一个 选择
0 0 频道 b 选择
VCC
VCC
(op2a#)
DSRA#
CTSA#
RTSA#
DTRA#
RXA
TXA
RIA#
CDA#
(op2b#)
DSRB#
CTSB#
RTSB#
DTRB#
RXB
TXB
RIB#
CDB#
地
A0
A1
A2
uart_cs#
uart_chsel
IOR#
IOW#
D0
D1
D2
D3
D4
D5
D6
D7
A0
A1
A2
CS#
CHSEL
D0
D1
D2
D3
D4
D5
D6
D7
IOR#
IOW#
UART
频道 一个
UART
频道 b
uart_intb
uart_inta
INTB
INTA
(rxrdya#)
TXRDYA#
(rxrdya#)
TXRDYA#
(rxrdyb#)
TXRDYB#
(rxrdyb#)
TXRDYB#
uart_重置 重置
串行 接口 的
rs-232, rs-485
串行 接口 的
rs-232, rs-485
2750int
(baudoutb#)
(baudouta#)
管脚 在 parentheses 变为 有 通过 这 mf# 管脚. mf# 一个/b 变为 rxrdy# 一个/b 当 afr[2:1] = '10'. mf# a/b 变为 op2# a/b
当 afr[2:1] = '00'. mf# 一个/b 变为 baudout# 一个/b 当 afr[1:0] = '01'.
: 点此下载
