renesas lsis
262144-biT(32768-word 用 8-biT) cmos sTATic 内存
m5m5256dfp,vp-55ll,-70ll,-70lli,
-55xl,-70xl
函数
函数 表格
这 operation 模式 of这M5M5256DFp,vp 是
determined by一个 结合体 of这 device 控制 输入
/s, /w 和 /oe. 各自 模式 是 summarized 在这function
表格.
一个 write cycle is executedwhenever 这 lowlevel/w
overlapswith 这 lowlevel/s.这 address must 是 设置
向上 是fore 这write cycle 和必须 是 稳固的 在 这
entirecycle.这 data 是 latched 在 一个 cell 在 这 trailing
边缘 of/w, /s,whichever occursfirst,需要 这设置-
向上 和 支撑时间 relative 至 这些 边缘 至 是 maintained.
这 output 使能 /oe directly控制 这 输出 平台.
Setting 这 /oe 在 一个 高 level,这 输出 平台 是 在 一个
高-impedance 状态, 和 这 数据 总线 contention
问题 在 这write cycle 是 eliminated.
模式
DQ
Icc
/s
/w
/oe
非 选择
写
读
Stand-用
Active
Active
Active
High-impedance
D在
D输出
X
X
L
L
L
L X
L
H
H
H
H
High-impedance
2
一个 读cycle 是 executed by设置 /w 在 一个 高 level
和/oe 在 一个 lowlevel 当/s 是 在 一个 一个ctive 状态.
当 设置 /s 在 一个 高 level, 这 碎片 是 在 一个 非-
可选择的 模式 在which 两个都 读 和writing 是
无能. 在 这个 模式, 这 输出 平台 是 在 一个 高-
阻抗 状态, allowing oR-系with 其它 碎片 和
memoryexpansion by/s.这 电源supply电流 是
reduced 作 low 一个s 这 保卫-by电流which 是 specified
作 icc3 或者 icc4, 和 这 memory数据 能 是 使保持 在
+2v 电源supply, enabling battery后面的-向上 运作
在 电源failure 或者 电源-向下 operation 在这 非-
选择 模式.
VCC
(5v)
地
(0v)
27
20
22
2
3
4
6
5
7
25
26
1
8
9
10
21
23
24
2
12
11
13
15
16
17
18
19
(512 rows x
512 cOlumns)
32768WORD
x 8bit
发生器
CLOCK
一个 14
一个 13
一个 8
一个 12
一个 6
一个 7
一个 10
一个 0
一个 1
一个 2
一个 3
一个 4
一个 5
一个 11
一个 9
/w
/oe
/s
28
14
DQ8
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
地址
输入
DAta i/o
写 控制
输入
输出 使能
输入
CHip 选择
输入
块 diaGRAM
便条 • "h" 和 "l" 在 这个 表格意思 vih 和 vil, respectively.
• "X" 在这个 表格 应当 是 "H" 或者 "l".
: 点此下载
