4
mpc8272 powerquicc ii™ 家族 硬件 specifications
MOTOROLA
preliminary—subject 至 改变 没有 注意
overview overview
• 独立的 plls 为 g2_le 核心 和 为 这 communications 处理器 单元 (cpm)
— g2_le 核心 和 cpm 能 run 在 不同的 发生率 为 电源/效能 optimization
— 内部的 核心/总线 时钟 乘法器 那 提供 2:1, 2.5:1, 3:1, 3.5:1, 4:1, 4.5:1, 5:1, 5.5:1, 6:1,
7:1, 和 8:1 ratios
— 内部的 cpm/总线 时钟 乘法器 那 提供 2:1, 2.5:1, 3:1, 3.5:1, 4:1, 5:1, 和 6:1 ratios
• 64-位 数据 和 32-位 地址 60x 总线
— 总线 支持 多样的 主控 designs—up 至 二 外部 masters
— 支持 单独的 transfers 和 burst transfers
— 64-, 32-, 16-, 和 8-位 端口 sizes 控制 用 on-chip 记忆 控制
• 60x-至-pci 桥
— 可编程序的 host 桥 和 代理
— 32-位 数据 总线, 66 mhz, 3.3 v
— 同步的 和 异步的 60x 和 pci 时钟 模式
— 所有 内部的 地址 空间 有 至 外部 pci host
— dma 为 记忆 块 transfers
— pci-至-60x 地址 remapping
• 系统 接口 单位 (siu)
— 时钟 synthesizer
— 重置 控制
— real-时间 时钟 (rtc) 寄存器
— periodic 中断 计时器
— 硬件 总线 监控 和 软件 看门狗 计时器
— ieee 1149.1 jtag 测试 进入 端口
• 第八 bank 记忆 控制
— glueless 接口 至 sram, 页 模式 sdram, dram, 非易失存储器, flash, 和 其它
用户-definable peripherals
— 字节 写 使能
— 32-位 地址 decodes 和 可编程序的 bank 大小
— 三 用户 可编程序的 machines, 一般-目的 碎片-选择 机器, 和 页 模式
pipeline sdram 机器
— 字节 选择 为 64-位 总线 宽度 (60x)
— 专心致志的 接口 逻辑 为 sdram
• 使不能运转 cpu 模式
• 整体的 安全 engine (秒) (mpc8272 和 mpc8248 仅有的)
— 支持 des, 3des, md-5, sha-1, aes, pkeu, rng 和 rc-4 encryption algorithms
在 硬件
• communications 处理器 单元 (cpm)
— embedded 32-位 communications 处理器 (cp) 使用 一个 risc architecture 为 flexible 支持
为 communications peripherals
— 接口 至 g2_le 核心 通过 在-碎片 双-端口 内存 和 dma 控制. (dual-port
内存 大小 是 16 kbyte 加 4kbyte 专心致志的 操作指南 内存.)
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
