1997 微芯 技术 公司 ds30272a-页 9
PIC16C71X
表格 3-1: pic16c710/71/711/715 引脚 描述
管脚 名字
插件
Pin#
SSOP
Pin#
(4)
SOIC
Pin#
i/o/p
类型
缓存区
类型
描述
osc1/clkin 16 18 16 I
st/cmos
(3)
振荡器 结晶 输入/外部 时钟 源 输入.
osc2/clkout 15 17 15 O — 振荡器 结晶 输出. connects 至 结晶 或者 共振器 在 结晶
振荡器 模式. 在 rc 模式, osc2 管脚 输出 clkout 这个 有
1/4 这 频率 的 osc1, 和 denotes 这 操作指南 循环 比率.
mclr/v
PP
4 4 4 i/p ST 主控 clear (重置) 输入 或者 程序编制 电压 输入. 这个 管脚 是
一个 起作用的 低 重置 至 这 设备.
porta 是 一个 bi-directional i/o 端口.
ra0/an0 17 19 17 i/o TTL ra0 能 也 是 相似物 input0
ra1/an1 18 20 18 i/o TTL ra1 能 也 是 相似物 input1
ra2/an2 1 1 1 i/o TTL ra2 能 也 是 相似物 input2
ra3/an3/v
REF
2 2 2 i/o TTL ra3 能 也 是 相似物 input3 或者 相似物 涉及 电压
ra4/t0cki 3 3 3 i/o ST ra4 能 也 是the 时钟 输入 至 这 timer0 单元. 输出 是
打开 流 类型.
portb 是 一个 bi-directional i/o 端口. portb 能 是 软件 pro-
grammed 为 内部的 弱 拉-向上 在 所有 输入.
rb0/int 6 7 6 i/o ttl/st
(1)
rb0 能 也 是 这 外部 中断 管脚.
RB1 7 8 7 i/o TTL
RB2 8 9 8 i/o TTL
RB3 9 10 9 i/o TTL
RB4 10 11 10 i/o TTL 中断 在 改变 管脚.
RB5 11 12 11 i/o TTL 中断 在 改变 管脚.
RB6 12 13 12 i/o ttl/st
(2)
中断 在 改变 管脚. 串行 程序编制 时钟.
RB7 13 14 13 i/o ttl/st
(2)
中断 在 改变 管脚. 串行 程序编制 数据.
V
SS
5 4, 6 5 P — 地面 涉及 为 逻辑 和 i/o 管脚.
V
DD
14 15, 16 14 P — 积极的 供应 为 逻辑 和 i/o 管脚.
legend: i = 输入 o = 输出 i/o = 输入/输出 p = 电源
— = 不 使用 ttl = ttl 输入 st = 施密特 触发 输入
便条 1: 这个 缓存区 是 一个 施密特 触发 输入 当 configured 作 这 外部 中断.
2: 这个 缓存区 是 一个 施密特 触发 输入 当 使用 在 串行 程序编制 模式.
3: 这个 缓存区 是 一个 施密特 触发 输入 当 configured 在 rc 振荡器 模式 和 一个 cmos 输入 否则.
4: 这 pic16c71 是 不 有 在 ssop 包装.
: 点此下载
