初步的 psd813f1-一个
5
3.0
一般
信息
这 psd813f1 序列 architecture 准许 在-系统 程序编制 的 所有 记忆, pld
逻辑 和 设备 配置. 这 embedded 输入 和 输出 微观的
⇔
cells 使能
效率高的 implementation 的 用户 定义 逻辑 功能 那 需要 两个都 软件 和
硬件 interaction. 这 设备 eliminate 这 需要 为 分离的
‘
glue
’
逻辑, 和 准许 这
开发 的 全部 系统 使用 仅有的 一个 few 高级地 整体的 设备.
4.0
PSD813F1
家族
所有 psd813f1 设备 提供 这些 特性: 1 mbit 主要的 flash 记忆, jtag 端口,
cpld, dpld, 电源 管理, 和 27 i/o pins. 这 psd813f1 也 adds 64 字节 的
otp 记忆 为 任何 使用 (产品 串行 号码, 校准 constants, 等.). once written,
这 otp 记忆 能 从不 是 改变.
这 下列的 表格 summarizes 这 psd813f1:
部分 # Flash 额外的
非. 的 串行 isp 主要的 记忆 记忆 为
PSD813F1 i/o 微观的
⇔
Cells jtag/isc Kbit 激励 和/或者 数据 SRAM Turbo 供应
家族 设备 管脚 输入/输出 端口 (8 sectors) (4 sectors) Kbit 模式 电压
PSD813F1 PSD813F1 27 24/16 Yes 1024 256 kbit 可擦可编程只读存储器 16 Yes 5V
PSD813F1V PSD813F1V 27 24/16 Yes 1024 256 kbit 可擦可编程只读存储器 16 Yes 3V
表格 1. psd813f1 产品 矩阵变换
: 点此下载
