位 pram 地址, pabx(15:0) 是 发生 用
这 程序 地址 发生器 的 这 dsp 核心
为 操作指南 fetching, 和 用 这 agu 在 这
情况 的 这 move 程序 记忆 (movem) 在-
构造. 这 24-位 pram 数据 (程序
代号), pdbx(23:0), 能 仅有的 是 写 至 使用
这 movem 操作指南. 在 操作指南 fetch-
ing 这 pdbx 总线 是 routed 至 这 程序 de-
代号 控制 的 这 dsp 核心 为 操作指南
解码.
256 x 24-位 自举 只读存储器 (prom)
这个 是 一个 256 x 24-位 工厂 编写程序 激励 只读存储器
使用 为 storing 这 程序 sequence 和 为 最初的-
izing 这 dsp. essentially 这个 组成 的 读 这
数据 通过 i
2
c, spi 或者 emi 接口 和 store 它 在
pram, xram, yram, 和/或者 外部 dram.
串行 音频的 接口 (sai)
这 sai 是 使用 至 deliver 数字的 音频的 至 这
dsps 从 一个 外部 源. once processed
用 这 dsps, 它 能 是 returned 通过 这个 inter-
面向 也 sent 至 这 dac 为 d/一个 转换.
这 特性 的 这 sai 是 列表 在下.
3 同步 立体的 数据 传递
线条
3 同步 立体的 数据 reception 线条
主控 和 从动装置 运行 模式: 时钟 线条
能 是 两个都 主控 和 从动装置.
receive 和 transmit 数据 寄存器 有
二 locations 至 支撑 left 和 正确的 数据.
xchg 接口 (dsp 至 dsp exchange inter-
面向)
这 exchange 接口 附带的 提供 bidi-
rectional 交流 在 dsp0 和
dsp1. 两个都 24 位 文字 数据 和 四 位 标记
数据 能 是 exchanged. 一个 先进先出 是 使用 为 re-
ceived 数据. 它 降低 这 号码 的 时间 一个
exchange 中断 维护 routine 将 有
至 是 called 如果 multi-文字 blocks 的 数据 是 至
是 received. 这 transmit 先进先出 是 在 效应 这
receive 先进先出 的 这 其它 dsp 和 是 写 di-
rectly 用 这 transmitting dsp. 这 特性 的
这 xchg 是 列表 在下.
10 文字 xchg receive 先进先出 在 两个都 dsps
四 flags 为 各自 xchg 为 dsp 至 dsp
signaling
情况 flags 能 optionally 触发 中断
在 两个都 dsps
dram/sram 接口 (emi)
这 外部 dram/sram 接口 是 viewed 作
一个 记忆 编排 附带的. 数据 transfers 是
执行 用 移动的 数据 在/从 数据 regis-
ters 和 这 控制 是 exercised 用 polling 状态
flags 在 这 控制/状态 寄存器 或者 用 servicing
中断. 一个 外部 记忆 写 是 executed
用 writing 数据 在 这 emi 数据 写 寄存器.
一个 外部 记忆 读 运作 是 executed
用 也 writing 至 这 补偿 寄存器 或者 读
这 emi 数据 读 寄存器, 取决于 在 这
配置.
这 特性 的 这 emi 是 列表 在下.
数据 总线 宽度 fixed 在 4 位 为 dram 和 8
位 为 sram.
数据 文字 长度 16 或者 24 位 为 dram.
数据 文字 长度 8or 16 或者 24 位 为 sram.
thirteen dram 地址 线条 意思 2
26
=
32mb addressable dram.
refresh 比率 为 dram 能 是 选择 among
第八 分隔物 因素.
sram 相关的 寻址 模式; 2
22
= 4mb
addressable sram.
四 sram 定时 choices.
二 读 补偿 寄存器.
debug 接口
一个 专心致志的 debug 端口 是 有 为 各自 dsp
cores. 这 debug 逻辑 是 包含 在 这 核心
设计 的 这 dsp. 这 特性 的 这 debug
端口 是 列表 在下:
breakpoint 逻辑
查出 逻辑
单独的 stepping
操作指南 injection
程序 disassembly
串行 附带的 接口
这 dsp 核心 需要 一个 串行 接口 至 re-
ceive commands 和 数据 在 这 lan. 在
一个 spi 转移, 数据 是 transmitted 和 received
同时发生地. 一个 串行 时钟 线条 synchronizes
shifting 和 抽样 的 这 信息 在 这
二 串行 数据 线条. 一个 从动装置 选择 线条 准许 在-
dividual 选择 的 一个 从动装置 spi 设备.
当 一个 spi 转移 occurs 一个 8-位 文字 是
shifted 输出 一个 数据 管脚 当 另一 8-位 char-
acter 是 同时发生地 shifted 在 一个 第二 数据
管脚.
这 central 元素 在 这 spi 系统 是 这 变换
寄存器 和 这 读 数据 缓存区. 这 系统 是
单独的 缓冲 在 这 转移 方向 和 dou-
ble 缓冲 在 这 receive 方向.
I
2
c 接口
这 inter 整体的 电路 总线 是 一个 单独的 bidirec-
tional 二-线 总线 使用 为 效率高的 inter ic con-
trol. 所有 i
2
c 总线 兼容 设备 包含
一个 在-碎片 接口 这个 准许 它们 communi-
cate 直接地 和 各自 其它 通过 这 i
2
c 总线.
TDA7500
10/14
: 点此下载
