首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:890790
 
资料名称:TLV320DAC23RHD
 
文件大小: 219K
   
说明
 
介绍:
STEREO AUDIO D/A CONVERTER, 8-TO 96KHZ WITH INTERGRATED HEADPHONE AMPLIFIER
 
 


: 点此下载
  浏览型号TLV320DAC23RHD的Datasheet PDF文件第6页
6
浏览型号TLV320DAC23RHD的Datasheet PDF文件第7页
7
浏览型号TLV320DAC23RHD的Datasheet PDF文件第8页
8
浏览型号TLV320DAC23RHD的Datasheet PDF文件第9页
9

10
浏览型号TLV320DAC23RHD的Datasheet PDF文件第11页
11
浏览型号TLV320DAC23RHD的Datasheet PDF文件第12页
12
浏览型号TLV320DAC23RHD的Datasheet PDF文件第13页
13
浏览型号TLV320DAC23RHD的Datasheet PDF文件第14页
14
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1−6
1.5 终端 功能
终端
名字
号码
i/o
描述
名字
GQE PW RHD
i/o
描述
AGND 5
15 12 相似物 供应 返回
AVDD 4 14 11 相似物 供应 输入. 电压 水平的 是 3.3 v 名义上的.
BCLK 23 3 28 i/o I
2
s 串行-位 时钟. 在 音频的 主控 模式, 这 dac23发生 这个 信号 和 发送 它 至 这
dsp. 在 音频的 从动装置 模式, 这 信号 是 发生 用 这 dsp.
BVDD 21 1 26 缓存区 供应 输入. 电压 范围 是 从 2.7 v 至 3.6 v.
CLKOUT 22 2 27 O 时钟 输出. 这个 是 一个 缓冲 版本 的 这 xti 输入 和 是 有 在 1x 或者 1/2x
发生率 的 xti. 频率 选择 是 控制 用 位 x 在 控制 寄存器 xx.
CS 12 21 18 I 控制 端口输入 获得/地址 选择. 为 spi 控制 模式 这个 输入 acts 作 这 数据 获得
控制. 为 2-线 控制 模式 这个 输入 定义 这 seventh 位 在 这 设备 地址 地方.
看 部分 3.1 为 详细信息.
DIN 24 4 1 I I
2
s format 串行 数据 输入 至 这 sigma-delta 立体的 dac
DGND 20 28 25 数字的 供应 返回
DVDD 19 27 24 数字的 供应 输入. 电压 范围 是 1.4 v 至 3.6 v.
HPGND 32 11 8 相似物 headphone 放大器 供应 返回
HPVDD 29 8 5 相似物 headphone 放大器 供应 输入. 电压 水平的 是 3.3 v 名义上的.
LHPOUT 30 9 6 O Left立体的 mixer-频道 amplified headphone 输出. 名义上的 0-db 输出 水平的 是 1.0 v
RMS
.
增益 的 –73 db 至 6 db 是 提供 在 1-db 步伐.
LLINEIN 11 20 17 I left 立体的-线条 输入 频道
LOUT 2 12 9 O left 立体的 mixer-频道 线条 输出. 名义上的 输出 水平的 是 1.0 v
RMS
.
LRCIN 26 5 2 i/o I
2
s dac-文字 时钟 信号. 在 音频的 主控 模式, 这 dac23 发生 这个 framing 信号
和 发送 它 至 这 dsp. 在 音频的 从动装置 模式, 这 信号 是 发生 用 这 dsp.
模式 13 22 19 I 串行 接口 模式 输入. 看 部分 3.1 为 详细信息.
NC 1, 7, 8,
9, 17,
25, 27,
28
6, 7,
17,18
3, 4,
14, 15
不 used—no 内部的 连接
RHPOUT 31 10 7 O 正确的 立体的 mixer-频道 amplified headphone 输出. 名义上的 0-db 输出 水平的 是
1.0 v
RMS
. 增益 的 −73 db 至 6 db 是 提供 在 1-db 步伐.
RLINEIN 10 19 16 I 正确的 立体的-线条 输入 频道
ROUT 3 13 10 O 正确的 立体的 mixer-频道 线条 输出. 名义上的 输出 水平的 是 1.0 v
RMS
.
SCLK 15 24 21 I 控制 端口 串行 数据 时钟. 为 两个都 spi 和 2-线 控制 模式 这个 是 这 串行 时钟
输入. 看 部分 3.1 为 详细信息.
SDIN 14 23 20 I 控制端口 串行 数据 输入. 为 两个都 spi 和 2-线 控制 模式 这个 是 这 串行 数据 输入
和 也 是 使用 至 选择 这 控制 协议 之后 重置. 看 部分 3.1 为 详细信息.
VMID 6 16 13 I Midrail电压 解耦 输入. 10-
µ
f 和 0.1-
µ
f 电容 应当 是 连接 在 并行的
至 这个 终端 为 噪音 过滤. 电压 水平的 是 1/2 avdd 名义上的.
xti/mclk 16 25 22 I 结晶 或者 外部 时钟 输入. 使用 为 derivation 的 所有 内部的 clocks 在 这 dac23.
XTO 18 26 23 O 结晶输出. 连接 至 外部 结晶 为 产品 在哪里 这 dac23 是 这 音频的 定时
主控. 不 使用 在 产品 在哪里 外部 时钟 源 是 使用.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com