R
十一月 5, 1998 (版本 5.2) 7-85
xc5200 序列 地方 可编程序的 门 arrays
7
xc3000 家族:
xc5200 设备 支持 一个 额外的 pro-
gramming 模式: 附带的 同步的.
xc3000 家族:
这 xc5200 家族 做 不 支持
电源-向下, 但是 提供 一个 global 3-状态 输入 那 做 不
重置 任何 flip-flops.
xc3000 家族:
这 xc5200 家族 做 不 提供 一个
在-碎片 结晶 振荡器 放大器, 但是 它 做 提供 一个
内部的 振荡器 从 这个 一个 多样性 的 发生率 向上 至
12 mhz 是 有.
architectural overview
图示 1presents 一个 simplified, conceptual overview 的 这
xc5200 architecture. 类似的 至 常规的 fpgas, 这
xc5200 家族 组成 的 可编程序的 iobs, 程序-
mable 逻辑 blocks, 和 可编程序的 interconnect. 不像
其它 fpgas, 不管怎样, 这 逻辑 和 local routing
resources 的 这 xc5200 家族 是 联合的 在 有伸缩性的
versablocks (图示 2). 一般-目的 routing connects
至 这 versablock 通过 这 一般 routing 矩阵变换
(grm).
versablock: abundant local routing 加
多功能的 逻辑
这 基本 逻辑 元素 在 各自 versablock 结构 是 这
逻辑 cell, 显示 在图示 3. 各自 lc 包含 一个 4-输入
函数 发生器 (f), 一个 存储 设备 (fd), 和 控制
逻辑. 那里 是 five 独立 输入 和 三 输出
至 各自 lc. 这 independence 的 这 输入 和 输出
准许 这 软件 至 maximize 这 resource utilization
在里面 各自 lc. 各自 逻辑 cell 也 包含 一个 直接
feedthrough path 那 做 不 sacrifice 这 使用 的 也
这 函数 发生器 或者 这 寄存器; 这个 特性 是 一个 第一
为 fpgas. 这 存储 设备 是 configurable 作 也 一个 d
flip-flop 或者 一个 获得. 这 控制 逻辑 组成 的 carry 逻辑
为 快 implementation 的 arithmetic 功能, 这个 能
也 是 配置 作 一个 cascade chain 准许 decode 的
非常 宽 输入 功能.
图示 1: xc5200 architectural overview
图示 2: versablock
图示 3: xc5200 逻辑 cell (四 lcs 每 clb)
X4955
GRM
输入/输出 blocks (iobs)
对抗-
块
GRM
对抗-
块
VersaRing
VersaRing
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
VersaRing
VersaRing
X5707
CLB
直接 connects
TS
GRM
LIM
4
4
4
4
4
LC3
LC2
LC1
LC0
44
44
24
24
X4956
F4
F3
F
FD
F2
F1
DQ
X
做
DI
CO
CI CE CK CLR
: 点此下载
