R
xc5200 序列 地方 可编程序的 门 arrays
7-94 十一月 5, 1998 (版本 5.2)
clb 输入 有 一些 可能 来源: 这 24 信号
从 这 grm, 16 直接 连接 从 neighboring
versablocks, 四 信号 从 global, 低-skew 缓存区,
和 这 四 信号 从 这 clb 输出 multiplexers.
不像 这 输出 multiplexers, 这 输入 multiplexers 是
不 全部地 populated; i.e., 仅有的 一个 subset 的 这 有 sig-
nals 能 是 连接 至 一个 给 clb 输入. 这 flexibility
的 lut 输入 swapping 和 lut mapping compensates 为
这个 限制. 为 例子, 如果 一个 2-输入 与非 门 是
必需的, 它 能 是 编排 在 任何 的 这 四 luts, 和
使用 任何 二 的 这 四 输入 至 这 lut.
直接 connects
这 unidirectional 直接-连接 部分 是 连接
至 这 逻辑 输入/输出 管脚 通过 这 clb 输入 和 输出-
放 多路调制器 arrays, 和 因此 绕过 这 一般 routing
矩阵变换 altogether. 这些 线条 增加 这 routing 频道
utilization, 当 同时发生地 减少 这 延迟
incurred 在 速-核心的 连接.
这 直接 connects 也 提供 一个 高-速 path 从
这 边缘 clbs 至 这 versaring 输入/输出 缓存区, 和
因此 减少 管脚-至-管脚 设置-向上 时间, 时钟-至-输出, 和 combi-
国家的 传播 延迟. 直接 connects 从 这 输入
缓存区 至 这 clb di 管脚 (直接 flip-flop 输入) 是 仅有的
有 在 这 left 和 正确的 edges 的 这 设备. clb
看-向上 表格 输入 和 combinatorial/注册 输出
有 直接 connects 至 输入/输出 缓存区 在 所有 四
sides.
这 直接 connects 是 完美的 为 developing customized
rpm cells. 使用 直接 connects 改进 这 macro 每-
formance, 和 leaves 这 其它 routing 途径 intact 为
改进 routing. 直接 connects 能 也 route 通过 一个
clb 使用 一个 的 这 四 cell-feedthrough paths.
一般 routing 矩阵变换
这 一般 routing 矩阵变换, 显示 在图示 15, 提供
有伸缩性的 双向的 连接 至 这 local interconnect
图示 14: versablock 详细信息
4
4
4
4
5
5
5
5
3
3
3
3
24
至 grm
m0-m23
CLB
CLK
直接 北
直接 至
East
至
Longlines
和 grm
tq0-tq3
global nets
反馈
直接 west
直接 南
CE
CLR
C
在
C
输出
V
CC
/地
TS
4
4
北
4
8
南
4
East
4
West
4
LC3
LC2
LC1
LC0
输出
Multiplexers
输入
Multiplexers
8
4
4
4
X5724
: 点此下载
