spartan 和 spartan-xl families 地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
www.xilinx.com
3
产品 规格
1-800-255-7778
R
spartan 序列 设备 达到 高-效能, 低-费用
运作 通过 这 使用 的 一个 先进的 architecture 和
半导体 技术. spartan 和 spartan-xl
设备 提供 系统 时钟 比率 exceeding 80 mhz 和
内部的 效能 在 excess 的 150 mhz. 在 contrast 至
其它 fpga 设备, 这 spartan 序列 提供 这 大多数
费用-有效的 解决方案 当 维持 leading-边缘 每-
formance. 在 增加 至 这 常规的 益处 的 高 vol-
ume 可编程序的 逻辑 解决方案, spartan 序列 fpgas
也 提供 在-碎片 边缘-triggered 单独的-端口 和 双-端口
内存, 时钟 使能 在 所有 flip-flops, 快 carry 逻辑, 和
许多 其它 特性.
这 spartan/xl families leverage 这 高级地 successful
xc4000 architecture 和 许多 的 那 家族
’
s 特性 和
益处. 技术 advancements 有 被 获得
从 这 xc4000xla 处理 developments.
逻辑 函数的 描述
这 spartan 序列 使用 一个 标准 fpga 结构 作
显示 在图示 1, 页 2. 这 fpga 组成 的 一个 排列
的 configurable 逻辑 blocks (clbs) 放置 在 一个 矩阵变换 的
routing 途径. 这 输入 和 输出 的 信号 是
达到 通过 一个 设置 的 输入/输出 blocks (iobs) forming
一个 环绕 周围 这 clbs 和 routing 途径.
•
clbs 提供 这 函数的 elements 为 implementing
这 用户
’
s 逻辑.
•
iobs 提供 这 接口 在 这 包装 管脚
和 内部的 信号 线条.
•
routing 途径 提供 paths 至 interconnect 这
输入 和 输出 的 这 clbs 和 iobs.
这 符合实际 的 各自 电路 块 是 customized 在
配置 用 程序编制 内部的 静态的 记忆 cells.
这 值 贮存 在 这些 记忆 cells 决定 这
逻辑 功能 和 interconnections 执行 在 这
fpga.
configurable 逻辑 blocks (clbs)
这 clbs 是 使用 至 执行 大多数 的 这 逻辑 在 一个
fpga. 这 principal clb elements 是 显示 在 这 simpli-
fied 块 图解 在图示 2. 那里 是 三 看-向上
tables (lut) 这个 是 使用 作 逻辑 函数 发生器,
二 flip-flops 和 二 groups 的 信号 steering multiplexers.
那里 是 也 一些 更多 先进的 特性 提供 用
这 clb 这个 将 是 covered 在 这
先进的 特性
描述
, 页 13.
函数 发生器
二 16 x 1 记忆 看-向上 tables (f-lut 和 g-lut) 是
使用 至 执行 4-输入 函数 发生器, 各自 提供-
ing unrestricted 逻辑 implementation 的 任何 boolean func-
tion 的 向上 至 四 独立 输入 信号 (f1 至 f4 或者 g1
至 g4). 使用 记忆 看-向上 tables 这 传播 延迟
是 独立 的 这 函数 执行.
一个 第三 3-输入 函数 发生器 (h-lut) 能 执行
任何 boolean 函数 的 它的 三 输入. 二 的 这些 输入
是 控制 用 可编程序的 multiplexers (看 盒 "一个" 的
图示 2). 这些 输入 能 来到 从 这 f-lut 或者 g-lut
输出 或者 从 clb 输入. 这 第三 输入 总是 comes
从 一个 clb 输入. 这 clb 能, 因此, 执行 cer-
tain 功能 的 向上 至 nine 输入, 像 parity checking. 这
三 luts 在 这 clb 能 也 是 联合的 至 做 任何 arbi-
trarily 定义 boolean 函数 的 five 输入.
: 点此下载
