MC74HC4060A
http://onsemi.com
5
管脚 描述
输入
osc 在 (管脚 11)
negative–edge triggering 时钟 输入. 一个 high–to–low
转变 在 这个 输入 advances 这 状态 的 这 计数器. osc
在 将 是 驱动 用 一个 外部 时钟 源.
重置 (管脚 12)
active–high 重置. 一个 高 水平的 应用 至 这个 输入
asynchronously resets 这 计数器 至 它的 零 状态 (forcing
所有 q 输出 低) 和 使不能运转 这 振荡器.
输出
q4—q10, q12–q14 (管脚 7, 5, 4, 6, 13, 15, 1, 2, 3)
active–high 输出. 各自 qn 输出 divides 这 时钟
输入 频率 用 2
N
. 这 用户 应当 便条 这 q1, q2, q3
和 q11 是 不 有 作 输出.
osc 输出 1, osc 输出 2 (管脚 9, 10)
振荡器 输出. 这些 管脚 是 使用 在 conjunction
和 osc 在 和 这 外部 组件 至 表格 一个
振荡器. 当 osc 在 是 正在 驱动 和 一个 外部
时钟 源, osc 输出 1 和 osc 输出 2 必须 是 left 打开
短路. 和 这 结晶 振荡器 配置 在 图示
6, osc 输出 2 必须 是 left 打开 短路.
切换 波形
t
w
t
f
osc 在
Q
V
CC
地
90%
50%
10%
t
r
t
w
90%
50%
10%
t
PHL
1/f
最大值
t
PLH
t
TLH
t
THL
重置
V
CC
地
t
PHL
50%
图示 1. 图示 2.
Q
V
CC
地
50%
osc 在 50%
t
rec
50%
Qn
V
CC
地
50%
Qn+1
C
L
*
*includes 所有 探查 和 jig 电容
测试
要点
设备
下面
测试
输出
图示 3. 图示 4. 测试 电路
t
PLH
t
PHL
: 点此下载
