4-346
函数的 描述
这 82c89 总线 arbiter 运作 在 conjunction 和 这
82c88 总线 控制 至 接口 80c86, 80c88 processors
至 一个 multi-主控 系统 总线 (两个都 这 80c86 和 80c88
是 configured 在 它们的 最大值 模式). 这 处理器 是
unaware 的 这 arbiter’s existence 和 issues commands 作
though 它 有 独有的 使用 的 这 系统 总线. 如果 这 proces-
sor 做 不 有 这 使用 的 这 multi-主控 系统 总线,
这 arbiter 阻止 这 总线 控制 (82c88), 这 数据
transceivers 和 这 地址 latches 从 accessing 这
系统 总线 (e.g. 所有 总线 驱动器 输出 是 强迫 在 这
高 阻抗 状态). 自从 这 command sequence 是
不 issued 用 这 82c88, 这 系统 总线 将 呈现 作 “not
ready” 和 这 处理器 将 enter wait states. 这 proces-
sor 将 仍然是 在 wait 直到 这 总线 arbiter acquires 这 使用
的 这 multi-主控 系统 总线 whereupon 这 arbiter 将
准许 这 总线 控制, 这 数据 transceivers, 和 这
地址 latches 至 进入 这 系统. 典型地, once 这
command 有 被 issued 和 一个 数据 转移 有 带去
放置, 一个 转移 acknowledge (xack) 是 returned 至 这 pro-
cessor 至 表明 “ready” 从 这 accessed 从动装置 设备.
这 处理器 然后 完成 它的 转移 循环. 因此 这
arbiter serves 至 multiplex 一个 处理器 (或者 总线 主控) 面向
一个 multi-主控 系统 总线 和 避免 contention 问题
在 总线 masters.
arbitration 在 总线 masters
在 一般, 高等级的 priority masters 获得 这 总线 当 一个
更小的 priority 主控 完成 它的 呈现 转移 循环.
更小的 priority 总线 masters 获得 这 总线 当 一个 高等级的 pri-
ority 主控 是 不 accessing 这 系统 总线. 一个 strapping
选项 (anyrqst) 是 提供 至 准许 这 arbiter 至 surren-
der 这 总线 至 一个 更小的 priority 主控 作 though 它 是 一个
主控 的 高等级的 priority. 如果 那里 是 非 其它 总线 masters
requesting 这 总线, 这 arbiter 维持 这 总线 所以 长 作
它的 处理器 有 不 entered 这 halt 状态. 这 arbiter 将
不 voluntarily surrender 这 系统 总线 和 有 至 是 强迫
止 用 另一 主控’s 总线 要求, 这 halt 状态 正在
这 仅有的 例外. 额外的 strapping 选项 准许 其它
模式 的 运作 wherein 这 multi-主控 系统 总线 是
surrendered 或者 要求 下面 不同的 sets 的 情况.
priority resolving 技巧
自从 那里 能 是 许多 总线 masters 在 一个 multi-主控 sys-
tem 总线, 一些 意思 的 resolving priority 在 总线
masters 同时发生地 requesting 这 总线 必须 是 pro-
vided. 这 82c89 总线 arbiter 提供 一些 resolving
技巧. 所有 这 技巧 是 为基础 在 一个 priority con-
cept 那 在 一个 给 时间 一个 总线 主控 将 有 priority
在之上 所有 这 rest. 那里 是 provisions 为 使用 并行的 pri-
ority resolving 技巧, 串行 priority resolving tech-
niques, 和 rotating priority 技巧.
并行的 priority resolving
这 并行的 priority resolving 技巧 使用 一个 独立的 总线
要求 线条
breq 为 各自 arbiter 在 这 multi-主控 sys-
tem 总线, 看 图示 1. 各自
breq 线条 enters 在 一个 priority
encoder 这个 发生 这 二进制的 地址 的 这 最高的
priority
breq 线条 这个 是 起作用的. 这 二进制的 地址 是
解码 用 一个 解码器 至 选择 这 相应的 BPRN
(总线 priority 在) 线条 至 是 returned 至 这 最高的 priority
requesting arbiter. 这 arbiter 接到 priority (
bprn 真实)
然后 准许 它的 有关联的 总线 主控 面向 这 multi-主控
系统 总线 作 soon 作 它 变为 有 (i.e., 这 总线 是
非 变长 busy). 当 一个 总线 arbiter 增益 priority 在
另一 arbiter 它 不能 立即 seize 这 总线, 它 必须
wait 直到 这 呈现 总线 transaction 是 完全. 在之上
完成 它的 transaction 这 呈现 总线 occupant recog-
nizes 那 它 非 变长 有 priority 和 surrenders 这 总线 用
releasing
busy. Busy 是 一个 起作用的 低 “or” 系 信号 线条
这个 变得 至 每 总线 arbiter 在 这 系统 总线. 当
Busy 变得 inactive (高), 这 arbiter 这个 此刻 有
总线 priority (
bprn 真实) 然后 seizes 这 总线 和 pulls BUSY
低 至 保持 其它 arbiters 止 的 这 总线. 看 波形 tim-
ing 图解, 图示 2. 便条 那 所有 multimaster 系统 总线
transactions 是 同步 至 这 总线 时钟 (
bclk). 这个
准许 这 并行的 priority resolving 电路系统 或者 任何 其它 pri-
ority resolving scheme 运用 至 settle.
图示 1. 并行的 priority resolving 技巧
图示 2. 高等级的 priority arbiter 获得 这 总线
从 一个 更小的 priority arbiter
注释:
1. 高等级的 priority 总线 arbiter requests 这 multi-主控 系统 总线.
2. attains priority.
3. 更小的 priority 总线 arbiter releases busy.
4. 高等级的 priority 总线 arbiter 然后 acquires 这 总线 和 pulls BUSY
向下.
总线
ARBITER
1
总线
ARBITER
2
总线
ARBITER
3
总线
ARBITER
4
74HC148
PRIORITY
ENCODER
74HC138
3 至 8
ENCODER
•
•
•
•
••
••
••
••
BREQ
BPRN
BREQ
BPRN
BREQ
BPRN
BREQ
BPRN
BUSY
CBRQ
BCLK
BREQ
BPRN
BUSY
1
2
3
4
82C89
: 点此下载
