12月 1990 2
飞利浦 半导体 产品 规格
8-位 addressable 获得 74hc/hct259
特性
•
结合 demultiplexer 和 8-位 获得
•
串行-至-并行的 能力
•
输出 从 各自 存储 位 有
•
随机的 (addressable) 数据 entry
•
容易地 expandable
•
一般 重置 输入
•
有用的 作 一个 3-至-8 起作用的 高 解码器
•
输出 能力: 标准
•
I
CC
类别: msi
一般 描述
这 74hc/hct259 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct259 是 高-速 8-位 addressable
latches 设计 为 一般 目的 存储 产品
在 数字的 系统. 这 “259” 是 multifunctional 设备
有能力 的 storing 单独的-线条 数据 在 第八 addressable
latches, 和 也 3-至-8 解码器 和 demultiplexer, 和
起作用的 高 输出 (q
0
至 q
7
), 功能 是 有.
这 “259” 也 包含 一个 起作用的 低 一般 重置
(mr) 为 resetting 所有 latches, 作 好 作, 一个 起作用的 低
使能 输入 (le).
这 “259” 有 四 模式 的 运作 作 显示 在 这
模式 选择 表格. 在 这 addressable 获得 模式, 数据 在
这 数据 线条 (d) 是 写 在 这 addressed 获得. 这
addressed 获得 将 follow 这 数据 输入 和 所有
非-addressed latches remaining 在 它们的 previous states.
在 这 记忆 模式, 所有 latches 仍然是 在 它们的 previous
states 和 是 unaffected 用 这 数据 或者 地址 输入.
在 这 3-至-8 解码 或者 demultiplexing 模式, 这
addressed 输出 跟随 这 状态 的 这 d 输入 和 所有
其它 输出 在 这 低 状态. 在 这 重置 模式 所有
输出 是 低 和 unaffected 用 这 地址 (一个
0
至 一个
2
)
和 数据 (d) 输入. 当 运行 这 “259” 作 一个
addressable 获得, changing 更多 比 一个 位 的 地址
可以 impose 一个 瞬时-wrong 地址. 因此, 这个
应当 仅有的 是 完毕 当 在 这 记忆 模式. 这 模式
选择 表格 summarizes 这 行动 的 这 “259”.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
= 6 ns
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+ ∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出
C
L
= 输出 加载 电容 在 pf
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是 v
I
= 地 至 v
CC
为 hct 这 情况 是 v
I
= 地 至 v
CC
−
1.5 v
标识 参数 情况
典型
单位
HC HCT
t
phl/
t
PLH
传播 延迟 C
L
= 15 pf; v
CC
=5 v
d 至 q
n
18 20 ns
一个
n
, le 至 q
n
17 20 ns
t
PHL
mr 至 q
n
15 20 ns
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗 电容 每 获得 注释 1 和 2 19 19 pF
: 点此下载
